编辑: 学冬欧巴么么哒 | 2018-09-01 |
128 *
8 Stack 4-Level LVD/LVR INT0~ INT1 M U X LIRC 32kHz HIRC 8MHz Pin-Shared With Port A SYSCLK Clock System Time Bases Port A Driver Port B Driver Port C Driver Pin-Shared Function PA0~PA7 PB0~PB7 PC0~PC5 I/O Digital Peripherals Timers 12-bit DAC OPA VDD VDD/2 VDD/4 VR VR/2 VR/4 _ + OPA0P~ OPA1P OPA0N~ OPA1N : Bus Entry : Pin-Shared Node CMP _ + Rev.1.00
8 2018-08-22 引脚图 PA7/AN0 VSS VDD PB1/OPA1O PB2/OPA0O PB3/CMP0P PB7/CMP1O/CTCK1 PB6/CMP1P PC1/BUF_OUT0 PC2/OPA1P PC3/OPA1N PB0/BUF_OUT1 PC4/OPA0P PC5/OPA0N PA1/AN5/VREF PA4/AN3/INT1 PA5/AN2 PA6/AN1 PA2/CTP1/VR0EXT/OCDSCK/ICPCK PA0/CTP0/VR1EXT/INT0/OCDSDA/ICPDA HT45F6530/HT45V6530
20 NSOP-A
20 19
18 17
16 15
14 13
12 11
1 2
3 4
5 6
7 8
9 10 PB5/CMP1N/CTP1B PB7/CMP1O/CTCK1 PB6/CMP1P PC0/CMP0O/CTCK0 PC1/BUF_OUT0 PC2/OPA1P PC3/OPA1N PB0/BUF_OUT1 PC4/OPA0P PC5/OPA0N PA2/CTP1/VR0EXT/OCDSCK/ICPCK PA0/CTP0/VR1EXT/INT0/OCDSDA/ICPDA PA1/AN5/VREF PA3/AN4/VREFI PA4/AN3/INT1 PA5/AN2 PA6/AN1 PA7/AN0 VSS VDD PB1/OPA1O PB2/OPA0O PB3/CMP0P PB4/CMP0N/CTP0B HT45F6530/HT45V6530
24 SOP-A/24 SSOP-A
24 23
22 21
20 19
18 17
16 15
14 13
1 2
3 4
5 6
7 8
9 10
11 12 注:1. 若共用脚同时有多种输出,所需引脚共用功能通过引脚共用寄存器中相应的软件控制 位决定. 2. HT45V6530 是HT45F6530 的EV 芯片,OCDSCK 和OCDSDA 引脚仅存在于 OCDS EV 芯片. 3. 在较小封装中可能含有未引出的引脚,需合理设置其状态以避免输入浮空造成额外耗 电,详见 待机电流注意事项 和 输入 / 输出端口 章节. Rev.1.00
9 2018-08-22 引脚说明 除了电源引脚外,该单片机的所有引脚都以它们的端口名称进行标注,例如 PA
0、PA1 等,用于描述这些引脚的数字输入 / 输出功能.然而,这些引脚也与 其它功能共用,如模数转换器,定时器引脚等.每个引脚的功能如下表所述, 而引脚配置的详细内容见规格书其它章节.该表格反映的是最大封装类型的情 况,因此部分引脚在较小封装中可能不存在. 引脚名称 功能 OPT I/T O/T 说明 PA0/CTP0/VR1EXT/ INT0/OCDSDA/ICPDA PA0 PAPU PAWU PAS0 ST CMOS 通用 I/O 口,可通过寄存器设置上 拉电阻和唤醒功能 CTP0 PAS0 ― CMOS CTM0 输出 VR1EXT PAS0 AN ― D/A 转换器
1 参考电压输入 INT0 PAS0 INTEG INTC0 ST ― 外部中断
0 输入 OCDSDA ― ST CMOS OCDS 数据 / 地址引脚,仅用于 EV 芯片 ICPDA ― ST CMOS ICP 数据 / 地址引脚 PA1/AN5/VREF PA1 PAPU PAWU PAS0 ST CMOS 通用 I/O 口,可通过寄存器设置上 拉电阻和唤醒功能 AN5 PAS0 AN ― A/D 转换器外部输入通道 VREF PAS0 AN ― A/D 转换器参考电压输入 PA2/CTP1/VR0EXT/ OCDSCK/ICPCK PA2 PAPU PAWU PAS0 ST CMOS 通用 I/O 口,可通过寄存器设置上 拉电阻和唤醒功能 CTP1 PAS0 ― CMOS CTM1 输出 VR0EXT PAS0 AN ― D/A 转换器
0 参考电压输入 OCDSCK ― ST ― OCDS 时钟引脚,仅用于 EV 芯片 ICPCK ― ST ― ICP 时钟引脚 PA3/AN4/VREFI PA3 PAPU PAWU PAS0 ST CMOS 通用 I/O 口,可通过寄存器设置上 拉电阻和唤醒功能 AN4 PAS0 AN ― A/D 转换器外部输入通道 VREFI PAS0 AN ― A/D 转换器 PGA 输入 PA4/AN3/INT1 PA4 PAPU PAWU PAS1 ST CMOS 通用 I/O 口,可通过寄存器设置上 拉电阻和唤醒功能 AN3 PAS1 AN ― A/D 转换器外部输入通道 INT1 PAS1 INTEG INTC2 ST ― 外部中断
1 输入 Rev.1.00
10 2018-08-22 引脚名称 功能 OPT I/T O/T 说明 PA5/AN2 PA5 PAPU PAWU PAS1 ST CMOS 通用 I/O 口,可通过寄存器设置上 拉电阻和唤醒功能 AN2 PAS1 AN ― A/D 转换器外部输入通道 PA6/AN1 PA6 PAPU PAWU PAS1 ST CMOS 通用 I/O 口,可通过寄存器设置上 拉电阻和唤醒功能 AN1 PAS1 AN ― A/D 转换器外部输入通道 PA7/AN0 PA7 PAPU PAWU PAS1 ST CMOS 通用 I/O 口,可通过寄存器设置上 拉电阻和唤醒功能 AN0 PAS1 AN ― A/D 转换器外部输入通道 PB0/BUF_OUT1 PB0 PBPU PBS0 ST CMOS 通用 I/O 口,可通过寄存器设置上 拉电阻 BUF_OUT1 PBS0 ― AN D/A 转换器