PDF《利用MC56F82xx、MC56F84xxx、》

2 细分延迟逻辑 MC56F82xx系列后的新DSC器件利用eFlexPWM模块产生PWM信号. 此模块通过下述方式使PWM 信号的产生更为灵活: ? 各PWM子模块采用独立的时钟基准 ? 独立控制每个边沿 ? 产生高分辨率的频率和占空比. 这些改进使得eFlexPWM模块更适用于电源转换应用的数字控制. 产生高分辨率PWM这一特性通过细分延迟逻辑实现.此模块在eFlexPWM信号路径中的放置位置 如图3所示.细分逻辑位于信号路径的末端,输出逻辑之前.细分逻辑能够将输入数字时钟分频为 32份(5位),从而提高所产生PWM信号的分辨率.根据所选用的DSC,最终PWM分辨率为520 ps (60 MHz eFlexPWM模块输入时钟)或312 ps(100 MHz输入时钟).此模块的工作原理可参见 图4.每路PWM输出对应一个细分逻辑块,这使得上升沿和下降沿均可独立延迟.此外,细分逻 辑还支持以高分辨率控制PWM周期,详情如后续章节所述. 利用MC56F82xx、MC56F84xxx、MC56F823xx和MC56F827xx DSC系列产生高分辨率PWM信号,Rev. 0,06/2013

4 Freescale Semiconductor, Inc. 图3. eFlexPWM 模块中的细分延迟模块 图4. 细分延迟模块的工作原理 利用MC56F82xx、MC56F84xxx、MC56F823xx和MC56F827xx DSC系列产生高分辨率PWM信号,Rev. 0,06/2013 Freescale Semiconductor, Inc.

5 2.1 高分辨率PWM占空比的产生 高分辨率占空比PWM信号的产生过程如图5所示.为了简化此图,仅考虑2位细分延迟逻辑,而实 际上,eFlexPWM模块采用5位细分延迟逻辑.图上方显示,计数器以模数为4递增计数.考虑使 用数字输入时钟tclk,PWM通道可产生占空比为

0、25%、50%、75%和100%的信号.采用2位细分 延迟逻辑时, 每个数字时钟tclk可以再细分为四份. 这意味着, 最小步进为6.25%, 而非原来的25%. 因此,可以产生占空比为68.75%之类的PWM信号,如图5所示.此信号用占空比值2:3表示,冒号 之前的2个数值表示占空比的整数值,冒号之后的3个数值表示占空比的小数部分.如此设置后, eFlexPWM产生蓝线所示的PWM信号ttimer, 此信号源于数字输入时钟. 此信号进入细分延迟逻辑, 将下降沿延迟3个小数单位.细分逻辑的输出为红线所示的信号tPWM,此信号为最终需要的占空比 68.75%. 图5所示为边沿对齐PWM信号的产生过程,因此其上升沿与PWM周期的起始部分保持对齐,小数 部分为0. 一般而言, 上升沿可以延迟0-31个小数单位;

所以, 在高分辨率下也可以实现相位偏移. 还必须注意:对于高分辨率占空比的产生,如果占空比相同,则每个周期上升沿和下降沿的细分 延迟均保持不变. 图5. 高分辨率 PWM 占空比的产生 2.2 高分辨率PWN频率的产生 图6显示了占空比为 50%、周期为 4:2(即周期的数字部分为 4,小数部分为 2)的PWM 信号的 产生过程.细分延迟逻辑以相同方式工作,根据事先设置延迟边沿,但有一个重要差异.如图

6 所示,每个新边沿的细分值并不相同.图6中的第一个边沿无细分延迟,第二个边沿有一个小数 单位的延迟,第三个边沿有两个小数单位的延迟,以此类推.第五个边沿的延迟对应于一整个数 字时钟,因此,会多产生一个数字时钟.这说明,细分延迟模块的延迟发生变化,必须计算该延 迟才能确定高分辨率频率的产生方式. 新边沿位置的计算可由软件执行,但在很多情况下,这可能非常耗时,原因有二:一是高频信号 的产生;

二是基于所选拓扑,必须计算许多PWM输出的延迟.因此,配有细分延迟逻辑的电路, 无需用户干预即可确保自动安排细分边沿.一旦比较器VAL1启用细分延迟逻辑,此电路就会启 用, 它与eFlexPWM模块中的INIT寄存器 (PWMx_SMnINIT, 其中x表示PWM通道, n表示特定PWM 利用MC56F82xx、MC56F84xxx、MC56F823xx和MC56F827xx DSC系列产生高分辨率PWM信号,Rev. 0,06/2013