PPT《DRAM 基本工作原理》

当水门打开之后,水道中的电位会变成2.3V左右.水位的变化: 0=(5V/2)/(1+Cb/Cs)因此,当感应放大器侦测到水道的水位产生Δ0的变化时,便可以辨别出水池中的资料"0" 读取"1"时的顺序如下:t1:水池水位全空(电位5V),水道的水位先预设在2.5V.t2:打开水门(字元线6V),水道的水流到水池,使得水道的水位下降,水道电位变成2.7V左右.水位的变化: 1=(5V/2)/(1+Cb/Cs)因此,当感应放大器侦测到水道的水位产生Δ1的变化时,便可以辨别出水池中的资料"1". DRAM的历史回顾FPM DRAM Fast Page Mode DRAM----快速翻页动态记忆体 在Intel

286、386时代,一般为30pin或72pin FPM DRAM内存一般有2至3枚双排针脚的记忆体颗粒, 容量只有1M或2M. 若cpu所需的地址在同一行内, 在送出行地址后, 就可 以连续送出列地址, 尔不必再输出行地址. 一般情况下, 程序或数谀诖嬷信帕械牡刂肥橇, 那麽输出 行地址后, 连续输出列地址, 就可以得到所需数. 这 和前面所说的DRAM存取方式相比要先进一些(必须 送出行地址, 列地址才可以读写数) EDO DRAM Intel的486时代, EDO采用新的定址方式的快页记 忆体开始流行,EDO记忆体使用5V的工作电压,记 忆体带宽32bit,由於当时的CPU基本都是64bit了,所 以需要一组二根记忆体同时使用,共同组成一个Bank 组. 一般为72PIN(SIMM), 也有168PIN(DIMM) EDO DRAM(Extended Data Out DRAM)---扩展数 出动态记忆体(也叫Hyper Page Mode DRAM) EDO的读取方式取消了扩展数涑瞿诖嬗氪淠 存两个存储周期之间的时间间隔, 在把数⑺透 CPU的同时去访问下一个页面, 从而提高了工作效率 (约比传统的DRAM快15---30%) SDRAM Pentium时代 , Sdram采用64位元的资料带宽, 所以, 只 需一根就可以配合64位元记忆体汇流排使用, 而不再 需要二根一组了 . SDRAM(Synchronous DRAM)---同步动态记忆体 SDRAM工作在CPU外部总线的频率上, 与CPU的 时钟同步. 由於SDRAM可以与CPU外频同步工作, 所以无等待周期, 减少数溲映. FPM DRAM每隔3个时钟周期开始传输, EDO DRAM 每隔2个时钟周期开始传输. DDR DDR(Double Data Rate SDRAM)----双数涑鐾 动态记忆体. DDR 记忆体是由一个获得了AMD 支援的业界晶片 联盟共同开发的,这种记忆体技术比SDRAM的资料 传输率提高两倍, 成本却只需要增加一点点. DDR在 时钟信号上升缘与下降缘时各传输一次资料,这使 得DDR的资料传输速率传统SDRAM的两倍,由於 仅多采用了下降缘信号,因此并不会造成能耗增加. RDRAM RDRAM( Rambus DRAM)----总线式动态随机记忆 体. 由RAMBUS公司开发的一种内催, 其速度约为一 般DRAM的10倍左右, 数渎首罡呖纱800MHZ, 而它的总线宽度远小於SDRAM.