编辑: cyhzg | 2019-03-04 |
33 5.1.1 中断控制寄存器(INTCTL)33 5.1.2 中断使能寄存器EIE1
34 5.1.3 中断标志寄存器EIF1
35 5.1.4 中断响应
36 5.2 INT中断
37 5.2.1 INT0 中断
37 5.2.2 INT1 中断
37 5.2.3 INT2 中断
37 5.3 定时器中断
38 5.4 P0 口中断.38 5.5 中断现场保护
38 6 定时/计数器.39 6.1 定时/计数器 0(T0)39 6.1.1 OPTR选择寄存器
39 6.1.2 预分频器
40 6.1.3 定时模式
40 6.1.4 计数模式
40 6.1.5 T0 的使用.41 6.2 定时/计数器 1(T1)42 6.2.1 T1 控制寄存器.43 6.2.2 T1 预分频器.43 6.2.3 定时模式
44 6.2.4 计数模式
44 6.2.5 T1 在休眠模式下的运行.44 6.3 定时器T2
45 6.3.1 T2 相关的寄存器.45 6.3.1.1 T2 控制寄存器T2CTL
46 6.3.2 T2 的工作原理.46 6.3.3 T2 中断
47 6.3.4 T2 在休眠模式.47 6.3.5 T2 分配给PWM3.47
7 模数(A/D)转换模块.48 7.1 与AD相关的寄存器.49 7.1.1 AD控制寄存器 0(ADCCTL0)49 7.1.2 AD控制寄存器 1(ADCCTL1)50 7.1.3 模拟/数字口选择寄存器(ANSEL)50 KF8F211 数据手册 V2.1 芯旺微电子 - 7/99 - 7.2 通道的选择
51 7.3 模拟输入口的配置
51 7.4 A/D转换参考电压的选择
51 7.5 转换时钟的选择
51 7.6 输出格式
51 7.7 A/D转换的启动和完成
52 7.8 A/D 工作在休眠模式
52 7.9 复位的影响
52 7.10 使用A/D转换器的设置
52 8 PWM模块
53 8.1 PWM3 相关寄存器
54 8.2 PWM3CTL0 寄存器
54 8.3 PWM3CTL1 寄存器
55 8.4 P3ASCTL寄存器
55 8.5 PATRCTL寄存器
56 8.6 PWM3 的周期、占空比及分辨率
57 8.6.1 PWM3 周期
57 8.6.2 PWM3 占空比
57 8.6.3 PWM3 分辨率
57 8.6.4 PWM3 中断
57 8.7 单输出模式
58 8.8 半桥输出模式
60 8.8.1 死区延时
61 8.9 全桥输出模式
62 8.10 自动关断和自动重启模式
66 8.10.1 自动关断模式
66 8.10.2 自动重启模式
67 9 模拟比较器模块
68 9.1 模拟比较器原理
68 9.2 与比较器相关的寄存器
68 9.2.1 CMCTL0 寄存器
68 9.2.2 CMCTL1 寄存器
69 9.3 比较器中断
69 9.4 比较器的用法
69 10 复位
70 10.1 电源控制状态寄存器(PCTL)71 10.2 上电复位(POR)72 10.3 WDT复位
72 10.4 RST复位.72 10.5 欠压检测复位(LVR)73 10.6 上电延时定时器
73 KF8F211 数据手册 V2.1 芯旺微电子 - 8/99 - 10.7 不同复位条件下对寄存器的影响.74
11 休眠模式
76 12 看门狗定时器
77 13 电气规范
78 13.1 极限参数值
78 13.2 静态电流特性
79 13.3 外设电流特性
80 13.4 I/O端口电平和芯片供电电压选择
81 13.5 比较器模块规范
82 13.6 A/D 转换器(ADC)特性.83
14 直流特性
图表
84 15 封装信息
91 附录
1 KF8F211 SFR地址映射及功能汇总.92 附录
2 汇编指令集.93 附录
3 寄存器全称表
95 产品标识体系
96 版本信息
97 ROSH认证
98 声明及销售网络
99 KF8F211 数据手册 V2.1 芯旺微电子 - 9/99 -
1 系统概述 KF8F211 为哈佛结构的精简指令 CPU.在这种结构中,程序和数据总线是相互独立的. 指令字节长度为
16 位,大多数指令能在一个机器周期内执行完成.一共有
68 条指令,效率 高,容易进行指令扩展.芯片内集成了多种外设,包括
2 个8位定时器/计数器 T0 和T
2、 一个
16 位定时器/计数器 T
1、1 路10 位增强型 PWM 模块、1 个模拟比较器模块、一个
10 位8通道 AD 模块、硬件看门狗和低电压检测及低电压复位模块等. 芯片内集成了 256*8 位的数据存储器 RAM、2K*16 位的程序存储器. KF8F211 数据手册 V2.1 芯旺微电子 - 10/99 - 1.1 芯片特征 CPU 高性能哈佛结构的 RISC CPU