编辑: 被控制998 | 2013-04-28 |
20 15,25,35 45,90
16 8 64*32 GAL20V8
24 15,25,35 45,90
20 8 64*40 GAL16V8A
20 15,25,20,10 55,90,115
16 8 64*32 GAL20V8A
24 15,25,20,10 55,90,115
20 8 64*40 GAL16V8B
20 7,5,10
115 16
8 64*32 GAL20V8B
24 7,5,10
115 20
8 64*40 通用型GAL18V10
20 15,20
115 18
10 96*36 GAL22V10
24 10,15,25
130 22
10 132*44 GAL26CV12
28 15,20
130 26
12 122*52 异步型 GAL20RA10
24 12,15,20,30
100 20
10 80*10 FPLA型GAL6001
24 30,35
150 21
10 78*64 *32 在线可编程型 ispGAL16Z8
24 20,25
90 16
8 64*32 GAL器件的编程及使用: 在对GAL器件进行编程时有多种编译软件可供选用,如FM软件,ABLE软件,PALASM2软件等,就这几种软件相比而言,它们各有特点.它们各自运算符号的多少决定了用户编写逻辑方程的自由度,从下面表格所示可以看出,将F= A ? B时,ABLE可用A$B表示,而FM只能将F= A ? B,写成F = A B + A B来表示. 非与或组合 逻辑 时序 逻辑 三态 控制 异或 异或非 锁存 控制算符为分组和组合 FM OE ABLE $ !$ ( ) PALASM2 *= 由于我们目前使用的是FM, 我们就以此软件进行GAL编程举例,仅从应用角度说明GAL的使用方法: 下面是首先认识一下GAL16V8芯片的输入输出脚排列次序, VCC
19 18
17 16
15 14
13 12
11 GAL16V8D L 25LP C749D12
1 2
3 4
5 6
7 8
9 GND 然后在微机上打开一编辑窗口,在此窗口内进行编程, 建立用户源文件: PLD16V8 书写器件名称 BASIC GATES 文件名或逻辑功能 XDP 2000.6.18 编者姓名,时间 SHIYAN LATTICE V4.6 用途,公司,版本等 此四行统称标题行是必须要有的. B C D E M N P Q H GND 这一行为定义输入脚 I J Z Y X W V U A VCC 定义输出脚 ;
LOGIC EQUATIONS 分号打头的仅为注释行,在汇编时将被忽略. U = /A V = B*C W = D+E X = /M+/N /Y = P*/Q+/P*Q Z = /H+/I+/J DESCRIPTION 结束句的关键词 这个简单的基本门逻辑小程序就编写完了,然后再转换生成.JED档,再通过和微机相连的GAL编程器将上面的编的程序写入GAL16V8芯片即可. 不过值得一提的是: 凡是在编程时没有用到的输入输出脚,一律用NC加以标注 每个输入输出脚名字不能超过8个 每个表达式中的或相不能超过8个 每个表达式中的与相不能超过64个 输入端不够用时,可用输出脚作输入用,但输入脚不可作输出用 输入端最多可达16个,输出端最多可达8个,15,16脚只能作输出用. 当设计时序逻辑电路时,第一脚必须接CLOCK时钟源 第11脚不能做输出用,一般接地 VCC=5V,最要注意的是如果用GAL芯片做实验是在面包板上进行的时候,特别要注意GAL芯片接地脚一定要牢固可靠的接地.然后再接VCC 5V电源,否则GAL 芯片可能就烧坏了. 实验四 时序脉冲分频分配延迟与整形电路 时序脉冲电路在计算机中是不可缺少的一部分.主要有振荡源(目前都用晶振)、主脉冲、分频器、分配器、延迟和整形电路、单脉冲和定数脉冲电路等组成.以产生周期和所要求的脉冲分配.目前计算机的速度越来越高,对脉冲本身的波形和一致性要求也越来越高.如在高频电路中,为了保证时间配合,防止干扰等,主脉冲在加以驱动后以电平(即宽脉冲)和等长线形式并行送到各插件,各插件以相同电路将宽脉冲整行为窄脉冲(几个ns到几十个ns)使用. L17 L15 L16 CP1 CP2 CP3 CP4 CP5 CP6 L9 L10 L11 L12 L13 L14 CP L1 L2 L3 L4 L5 L6 L7 L8 CLK 10MHZ 时序脉冲分频,分配,延迟与整形框图 (Ln = 灯n) 实验目的: 掌握同步时序电路和分频,延迟整形的原理和设计方法, 进一步提高实践能力. 实验要求: ①脉冲源为10兆,要求得到主脉冲为1兆,即周期T=lus脉宽500ns(占空比1:1). ②在主脉冲CP下产生单拍脉冲CPO(可以不做). ③在主脉冲CP下产生三个周期T1-T2,每个周期包括2个主脉冲的分频分配器,输出系统波为CP1-CP2. ④有CP1得到延迟200ns,波宽为200ns的脉冲CP1. ⑤由CP2得波........