PDF《第21 章UART》

?

2010 Microchip Technology Inc.

DS61107E_CN 第21-1 页UART

21 第21 章UART 目录 本章包括下列主题: 21.1 简介.21-2 21.2 控制寄存器 21-3 21.3 UART 波特率发生器.21-13 21.4 UART 配置 21-17 21.5 UART 发送器.21-18 21.6 UART 接收器.21-21 21.7 使用 UART 进行

9 位通信.21-24 21.8 接收间隔字符序列 21-26 21.9 初始化 21-26 21.10 UART 的其他特性 21-27 21.11 UxCTS 和UxRTS 控制引脚的操作 21-29 21.12 红外支持.21-31 21.13 中断.21-34 21.14 I/O 引脚控制.21-34 21.15 节能和调试模式下的 UART 操作.21-35 21.16 各种复位的影响.21-37 21.17 设计技巧.21-37 21.18 相关应用笔记 21-38 21.19 版本历史.21-39 PIC32MX 系列参考手册 DS61107E_CN 第21-2 页?2010 Microchip Technology Inc. 21.1 简介 通用异步收发器 (Universal Asynchronous Receiver Transmitter,UART)模块是 PIC32MX 系 列器件提供的串行 I/O 模块之一.UART 是可以与外设和个人计算机(使用 RS-

232、 RS-

485、 LIN 1.2 和IrDA? 等协议)通信的全双工异步通信通道. 根据不同的器件型号,UART 模块还通过 UxCTS 和UxRTS 引脚支持硬件流控制选项, 其中还包 括IrDA 编码器和解码器.关于可用性,请参见具体器件数据手册. UART 模块的主要特性有: ? 全双工

8 位或

9 位数据传输 ? 偶校验、奇校验或无奇偶校验选项 (对于

8 位数据) ? 一个或两个停止位 ? 硬件自动波特率特性 ? 完全集成的波特率发生器,具有

16 位预分频器 ? 当器件工作在

80 MHz 时,波特率范围从

76 bps 至20 Mbps ? 独立的接收和发送 FIFO 数据缓冲区 ? 奇偶校验、帧和缓冲区溢出错误检测 ? 支持仅在地址检测 (第9位=1)时产生中断 ? 独立的发送和接收中断 ? 用于诊断支持的环回模式 ? LIN 1.2 协议支持 图21-1 给出了 UART 的简化框图. UART 模块由以下这些重要的硬件组成: ? 波特率发生器 ? 异步发送器 ? 异步接收器和 IrDA 编/解码器 图21-1: UART 简化框图 波特率发生器 UxRX 硬件流控制 UARTx 接收器 UARTx 发送器 UxTX UxCTS(1) UxRTS/BCLKx (1) IrDA? 注1: 在具有 UART1B、UART2B 和UART3B 模块的器件上,这些引脚不可用.关于可用性,请参见具体器件数据 手册. ?

2010 Microchip Technology Inc. DS61107E_CN 第21-3 页第21 章UART UART

21 21.2 控制寄存器 每个 UART 模块包含以下特殊功能寄存器 (Special Function Register, SFR) : ? UxMODE:UARTx 模式寄存器 ? UxSTA:UARTx 状态和控制寄存器 ? UxTXREG:UARTx 发送寄存器 ? UxRXREG:UARTx 接收寄存器 ? UxBRG:UARTx 波特率寄存器 此外,每个 UART 模块还具有用于中断控制的相关位(关于这些位的说明,请参见第

8 章 中断 (DS61108) ) : ? UxTXIE:发送中断允许控制位 ? UxTXIF:发送中断标志状态位 ? UxRXIE:接收中断允许控制位 ? UxRXIF:接收中断标志状态位 ? UxEIE:错误中断允许控制位 ? UxEIF:错误中断标志状态位 ? UxIP:中断优先级控制位 ? UxIS:中断子优先级控制位 表21-1 汇总了所有与 UART 相关的寄存器.该汇总表之后列出了相应的寄存器,并且每个寄存 器位均附有详细的说明. 注: 不同的 PIC32MX 系列器件型号可能具有一个或多个 UART 模块. 在引脚、 控制 / 状 态位和寄存器的名称中使用的 x 表示特定的模块.更多详细信息,请参见具体器 件数据手册. PIC32MX 系列参考手册 DS61107E_CN 第21-4 页?2010 Microchip Technology Inc. 表21-1: UART SFR 汇总 名称 Bit 31/23/15/7 Bit 30/22/14/6 Bit 29/21/13/5 Bit 28/20/12/4 Bit 27/19/11/3 Bit 26/18/10/2 Bit 25/17/9/1 Bit 24/16/8/0 UxMODE(1,2,3) 31:24 23:16 15:8 ON FRZ SIDL IREN RTSMD(4) ― UEN(4) 7:0 WAKE LPBACK ABAUD RXINV BRGH PDSEL STSEL UxSTA(1,2,3) 31:24 ADM_EN 23:16 ADDR 15:8 UTXISEL UTXINV URXEN UTXBRK UTXEN UTXBF TRMT 7:0 URXISEL ADDEN RIDLE PERR FERR OERR URXDA UxTXREG 31:24 23:16 15:8 UTX 7:0 UTX UxRXREG 31:24 23:16 15:8 RX 7:0 RX UxBRG(1,2,3) 31:24 23:16 15:8 BRG 7:0 BRG 注1: 该寄存器具有关联的清零寄存器,位于 0x4 字节偏移处.这些清零寄存器的命名方式是在关联寄存器的名称末尾附加 CLR (例如, UxMODECLR) .向清零寄存器的任意位写入