DOC《多功能数字钟》

多功能数字钟 课程设计报告 【设计题目】 多功能数字钟设计 【基本要求】 由振荡器输出稳定的高频脉冲信号作为时间基准,经分频器输出标准的秒脉冲,秒计数器满60向分计数器进位,分计数器满60向小时计数器进位,小时计数器按"12翻1"规律计数,计数器经译码器送到显示器;

计数出现误差可用校时电路进行校时、校分、校秒, 可发挥部分:使闹钟具有可整点报时与定时闹钟的功能.

【设计方式和要求】

1、在电脑上应用虚拟电子工作台(EWB)进行设计、调试、仿真;

2、要求有课题综述,电路设计框图,逻辑电路计算图,可在EWB模拟运行通过;

3、每人独立完成课程设计和报告的撰写.

4、进行电脑演示课程设计答辩,时间10分钟;

5、答辩后交课程设计报告(包括纸质报告和电子版). 【设计原理】 总体设计方案: 多功能数字钟原理框架如图1所示,电路包括以下几个部分:脉冲信号发生器、显示电路、时分秒计数器、较时电路、AM/PM指示电路. 各部分功能实现原理: (1)脉冲信号发生器: 数字钟计时的标准信号应该是频率为1Hz的秒脉冲信号,因此必须制作一个秒脉冲信号发生器作为标准的时间源.而较时电路较秒时又要求所用的脉冲信号>1Hz.这里可以先制作振荡器,然后通过分频电路得到所需的脉冲信号. 振荡器: 振荡器是计时器的核心部分,其作用是产生一个标准频率的脉冲信号,而振荡频率的准确率决定了数字钟的质量.图2中振荡器部分采用的是由集成电路555计时器和RC组成的多谐振荡器,输出的脉冲频率F=1/T=1/[0.7(R1+2R2)C]=4 Hz,振荡周期T=0.7(R1+2R2)C=0.25 s. 分频电路: 由于所制作的振荡器的振荡频率并非我们所需要的频率,因此需要分频电路产生我们所需的振荡频率. 图2中分频电路由一片7474芯片构成,该芯片上有两组D触发器,这里通过转换电路得到两组T'触发器.振荡器所产生的脉冲信号经过第一组T'触发器后频率变为F1=2Hz,周期为T1=0.5 s,这里选取该脉冲信号作为较时脉冲信号,接入较时电路中.而这个脉冲信号经过第二组T'触发器后,就再进一步变为频率为F2=1Hz,周期为T2=1 s的秒脉冲信号,接入秒计数器中. (2)时分秒计数器: ①秒计数器: 秒计数器的实质为六十进制计数器,可由2片7490芯片和1片7408芯片按图3的连接方法构成. 其中芯片7490为集成二-五-十进制计数器,将芯片

1、芯片2中CKB与QA相连后便得到两个十进制计数器,芯片中QA、QB、QC、QD分别与相应的显示译码器上的针脚相连,芯片1中R

01、R

02、R

91、R92接地,QD,作为进位输出接芯片2的CKA输入.芯片2中,R

91、R92接地,QB、QC输出分别接芯片7408上的4B、4A,执行与运算,经4Y输出结果接回芯片2中的R

01、R02,这样一个六十进制的计数器就完成了.芯片1作个位计数,芯片2作十位计数,芯片7408为二输入四与门集成芯片,其中有四组与门执行与运算.4Y=QB・QC,当且仅当QB、QC都为"1",即十位计数器上为"6"(110)时,芯片2置"0".这时当秒计数器到达"60"时,计数器就会自动回到"00",即在"59"之后计数器又会从"00"开始计数,从而实现六十进制计数的功能,达到秒计数的目的. 分计数器: 分计数器同为六十进制计数器,原理与秒计数器大同小异,唯一不同的是分计数器中芯片1的CKA输入所接的为秒计数器中芯片7408中的4Y输出端. 时计数器: 时计数器实质为十二进制计数器,同样可由1片7490芯片、一片74190芯片和1片7408芯片按图4的连接方法构成. 将芯片7490和芯片74190中的QA、QB、QC、QD与显示译码器上的相应针脚相连,芯片7490的R