DOC《实验六 组合逻辑电路设计》

5、74LS86管脚及功能 74LS86是四2输入异或门. 实验七 集成触发器

一、实验目的

1、掌握基本RS、JK、D等常用触发器的逻辑功能及其测试方法;

2、研究时钟脉冲的触发作用.

二、预习要求

1、预习教材相关内容,了解触发器功能及时钟边沿.

2、确定实验线路连接,画出接线图,拟定实验必要的表格.

三、实验内容 基本R-S触发器功能 与非门(74LS00)按图连接成基本RS触发器,置位端S和复位端R接0/1开关,输出端Q和Q接LED.改变输入端R、S的状态,测试并将测试结果填入下表中.与RS触发器真值表比较. 2. J-K触发器逻辑功能测试: (1)测试异步复位端RD和异步置位端SD的功能. 74LS112触发器的SD、RD、J、K接0/1开关,输出端Q和接LED,CP接手动单脉冲源.按下表要求,在RD、SD作用期间改变J、K、CP的状态,观察LED显示状态,测试并记录RD、SD对输出状态的控制作用. (2)J-K触发器逻辑功能测试: 改变J、K的状态,并用RD、SD端对触发器进行异步置位或复位(即设置现态Qn).按下表要求测试其逻辑功能并记录于表中. J K CP Qn Qn+1

0 0

0 1

0 1

0 1

0 1

0 1

1 0

0 1

0 1

1 1

0 1

0 1 (3)观察J-K触发器分频功能 74LS112按下图接线,J、K接高电平(1),CP接2KHz连续脉冲源,RD、SD接高电平(1).用示波器同时观察并记录CP、Q端波形,验证2分频的功能. 3. D触发器74LS74逻辑功能测试: (1)测试异步复位端RD和异步置位端SD的功能. 74LS74一个触发器的SD、RD、D接0/1开关,输出端Q和Q接LED,CP接手动单脉冲源.按下表要求,在RD、SD作用期间改变D、CP的状态,观察LED显示状态,测试并记录RD、SD对输出状态的控制作用. (2)D触发器逻辑功能测试: 改变D的状态,并用RD、SD端对触发器进行异步置位或复位(即设置现态Qn).按下表要求测试其逻辑功能并记录于表中. D CP Qn Qn+1

0 0

1 0

1 1

0 1

0 1 (3)观察D触发器分频功能 74LS74按下图接线,CP接2KHz连续脉冲源,RD、SD接高电平(1).用示波器同时观察并记录CP、Q端波形,验证2分频的功能.

四、实验仪器 数字逻辑实验箱,示波器,74LS00,74LS112,74LS74.

五、实验报告要求 1.RS、JK、D触发器功能验证结论. 2. 阐述基本R-S触发器输出状态 不变 和 不定 的含义. 3. 总结SD、RD的作用. 4.说明触发器状态翻转的时钟边沿(即触发方式)和相关结论. 5. 触发器的分频作用.

六、实验用元件介绍 触发器是一种具有记忆功能的二进制存贮器件,是组成各种时序逻辑电路的基本器件之一.就触发器功能而言,有RS、JK、D、T、T'

触发器.就触发器结构而言,一般有主从、边沿之分.边沿型触发器有较好的抗干扰性能.D触发器和JK触发器都有TTL和CMOS集成产品.

1、基本RS触发器 可由二个与非门所组成,如图所示,没有单独的集成产品.在相应的置位端(S)或复位端(R)加有效电平(信号),基本RS触发器置位(Q = 1)或复位(Q = 0).图示与非门组成的基本RS触发器,有效触发电平为低电平

0 ,其功能见附表.

2、JK触发器 本试验用74LS112是主从型负沿触发双JK集成触发器(带预置端和清除端),其外引线排列及功能见图和附表. JK触发器具有保持、置数和计数三种功能.由CP=1期间J、K的状态(按真值表)决定CP脉冲下跳后触发器状态Qn+1.即触发器初态和次态按CP的下跳沿划分.表中Qn是CP下跳前触发器状态,称为初态;