PDF《USB Type-C 型端口控制器》

EZ-PD? CCG2 数据手册 USB Type-C 型端口控制器 赛普拉斯半导体公司 ?

198 Champion Court ? San Jose, CA 95134-1709 ? 408-943-2600 文档编号:001-97028 版本 *C 修订日期:April 20,

2018 概述 EZ-PD? CCG2 是USB Type-C 型控制器,它符合最新 USB Type-C 型和 PD 标准.

EZ-PD CCG2 为无源线缆、主动线缆和电源配 件提供了一个完整的 USB Type-C 和USB 供电端口控制解决方案.另外,还将它使用在许多上行和下行方向端口的应用中. EZ-PD CCG2 使用赛普拉斯的专用 M0S8 技术,该技术使用了带有

32 KB 闪存的

32 位48 MHz ARM? Cortex? -M0 处理器;

该处理器集成 了一个包括 RP、 RD 和RAType-C 型电阻的完整的 Type-C 型收发器. 应用 USB Type-C 型的 EMCA 线缆 USB Type-C 型供电配件 USB Type-C 型上行方向端口 USB Type-C 型下行方向端口 特性

32 位MCU 子系统

48 MHz ARM Cortex-M0 CPU

32 KB 闪存

4 KB SRAM 系统内可重复编程 集成数字模块 集成定时器和计数器,从而符合 USB-PD 协议所要求的响应时 间 运行时可重新配置的串行通信模块 (SCB)可重新配置为 I2 C、 SPI 或UART 时钟和振荡器 使用集成振荡器时,则不需要外部时钟 支持 Type-C 型 集成收发器 (基带 PHY) 集成了 UFP(RD)和EMCA(RA)终端电阻,并集成了 DFP (RP)的电流源 支持一个 USB Type-C 型端口 低功耗操作 工作电压范围:2.7 V ~ 5.5 V 两个 VCONN 轨相互独立,从而形成隔离 GPIO的独立供电电压引脚允许在1.71 V至5.5 V电压范围内在 I/O 上发出信号 复位:1.0 ?A ;

深度睡眠:2.5 ?A ;

睡眠:2.0 mA CC 和VCONN 引脚上的系统级 ESD 基于IEC61000-4-2的4C级标准的±8 kV接触放电和±15 kV空气 放电 封装 1.63 mm * 2.03 mm,

20 球型焊盘晶圆级 CSP (WLCSP) (球型引脚间距为 0.4 mm) 2.5 mm * 3.5 mm * 0.6 mm 14-DFN 4.0 mm * 4.0 mm * 0.55 mm 24-QFN 支持工业级温度范围 (-40 °C ~ +85 °C) 逻辑框图 Flash (32 KB) SRAM (4 KB) Serial Wire Debug Programmable IO Matrix CCG2: USB Type-C Cable Controller CORTEX-M0

48 MHz Integrated Digital Blocks I/O Subsystem MCU Subsystem Advanced High-Performance Bus (AHB) CC5 GPIO6 Port

1 Timer, counter, pulse-width modulation block

2 Serial communication block configurable as UART, SPI, or I2C

3 Termination resistor denoting a UFP

4 Termination resistor denoting an EMCA

5 Configuration Channel

6 General-purpose input/output

7 Current Sources to indicate a DFP Profiles and Configurations Baseband MAC Baseband PHY SCB2 (I2C, SPI, UART) Integrated Rd 3, Ra 4, and Rp

7 VCONN1 VCONN2 VDDIO TCPWM1 SCB2 (I2C, SPI, UART) EZ-PD? CCG2 数据手册 文档编号:001-97028 版本 *C 页2/28 目录 功能概述

3 CPU和存储器子系统.3 USB-PD子系统(SS)4 系统资源.4 外设

5 GPIO

5 引脚分布

6 电源

8 应用框图

9 电气规范

13 最大绝对额定值

13 器件级规范

13 数字外设.16 存储器.18 系统资源.18 订购信息

21 订购代码定义.21 封装

22 缩略语.25 文档规范

26 测量单位.26 文档修订记录.27 销售、解决方案和法律信息

28 全球销售和设计支持.28 产品

28 PSoC? 解决方案

28 赛普拉斯开发者社区.28 技术支持.28 EZ-PD? CCG2 数据手册 文档编号:001-97028 版本 *C 页3/28 图1. EZ-PD CCG2 框图 功能概述 CPU 和存储器子系统 CPU EZ-PD CCG2 中的 Cortex-M0 CPU 是32 位MCU 子系统的部 分,通过扩展的时钟门控来优化该子系统,从而得到低功耗.它 通常使用

16 位指令并可以执行 Thumb-2 指令子集.这样能够 将完全兼容的二进制代码导入更高性能的处理器,如Cortex M3 和M4.赛普拉斯实现了一个能在一个周期内计算出