DOC《实验六 组合逻辑电路设计》

实验六 组合逻辑电路设计

一、实验目的:

1、掌握组合逻辑电路的分析与设计方法.

2、掌握SSI集成门电路的应用.

3、掌握MSI集成电路译码器与数据选择器的应用.

二、预习要求: 复习课本中相关内容.

1、根据题意列出输入、输出真值表.

2、利用卡诺图化简,写出最简或最合适的逻辑函数表达式.

3、利用指定门电路实现逻辑功能.

4、画出已设计完成的逻辑电路及实验用的接线图.

三、实验内容:

1、设计三变量表决电路: 要求:画出逻辑电路图,设计相应表格.自拟实验方案,测试电路的逻辑功能是否与设计功能一致. (1)用与非门74LS00实现. (2)用译码器(74LS

138、74LS20)实现. (3)用数据选择器(74LS151及74LS153)实现.

2、用异或门74LS86和与非门74LS00实现全加器电路: 要求:画出逻辑电路图,设计相应表格.自拟实验方案,测试电路的逻辑功能是否与设计功能一致.

四、实验仪器及元器件 数字实验箱、万用表、74LS

00、74LS20,74LS

86、74LS

138、74LS

151、74LS

153、74LS32等.

五、实验报告: 画出各部分逻辑电路图、真值表、及列出逻辑表达式,整理实验结果并进行分析,说明组合电路的特点和分析、设计方法.

六、实验用门电路介绍:

1、74LS

00、74LS20及74LS32管脚及功能 本实验所使用的74LS20(双四输入与非门)、74LS00(四二输入与非门)和74LS32(四2输入或门)是一种低功耗肖特基集成TTL门电路,其及引线功能及排列图如下: Y = A+B

2、74LS138管脚及功能 双排直立式集成3线-8线译码器74LS138各引脚排列及功能如图所示. 由功能表可知:三个使能端G1G2AG2B ( 100时,八个译码输出都是无效电平,即输出全为高电平

1 ;

三个使能端G1G2AG2B =100时,译码器八个输出中仅与地址输入对应的一个输出端为有效低电平

0 ,其余输出无效电平

1 ;

在使能条件下,每个输出都是地址变量的最小项,考虑到输出低电平有效,输出函数可写成最小项的反,即:

3、74LS151管脚及功能 本实验使用的集成数据选择器74LS151为8选1数据选择器,数据选择端3个地址输入A2A1A0用于选择8个数据输入通道D7~D0中对应下标的一个数据输入通道,并实现将该通道输入数据传送到输出端Y(或互补输出端).74LS151还有一个低电平有效的使能端G,以便实现扩展应用.74LS151引脚功能如图和附表所示. 使能条件下(G = 0),74LS151的输出可以表示为, 其中mi为地址变量A

2、A

1、A0的最小项.只要确定输入数据就能实现相应的逻辑函数,成为逻辑函数发生器.

4、74LS153管脚及功能 74LS153是双4选1数据选择器,是在一块集成芯片上有两个4选1数据选择器.两数据选择器共用数选输入A1A0,无互补输出端.芯片管脚如下图分布,功能如表所示. 输入输出A1 A0 Y

1 * *

0 0

0 0 D0

0 0

1 D1

0 1

0 D2

0 1

1 D3 、为两个独立的使能端;

A

1、A0为公用的地址输入端;

1D0~1D3和2D0~2D3分别为两个4选1数据选择器的数据输入端;

1Y、2Y为两个输出端. 1)当使能端()=1时,数据选择器被禁止,无输出,Y=0. 2)当使能端()=0时,数据选择器正常工作,根据地址码A1A0的状态,将相应的数据D0~D3送到输出端Y. 如:A1A0=00 则选择DO数据到输出端,即Y = D0. A1A0=01 则选择D1数据到输出端,即Y=D1,其余类推. 可用74LS

153、反相器74LS04和或门74LS32构成8选1的选择器,如下图所示.