PDF《HT82V48》

10 ― ― ns tHSCK SCK 保持时间 ―

10 ― ― ns tSSD SD 建立时间 ―

10 ― ― ns tHSD SD 保持时间 ―

10 ― ― ns tTSD SD 转换时间;

备用输入 / 输出 ―

5 ― ― ns 数据输出 tVD 三态到数据有限 ― ―

3 4 ns tZD 输出使能高到三态 ― ―

3 4 ns tDD 输出数据传输延迟 ― ―

8 10 ns LAT 输出延迟 ( 流水线延迟 ) ― ― ―

7 ADCK 注:参数在上升沿 / 下降沿的 50% 时测得. 功能描述 简介 HT82V48 可对两组3通道输入VIR1, VIG1,VIB1,VIR2,VIG2 和VIB2 进行同时采样.该芯片会处理外部参考电平下 采样到的视频信号.每个处理中的通道由 输入采样区块,4-bit 可编程 RLC DAC, 8-bit 可编程偏置 DAC 及9-bit 可编程增益 放大器组成.ADC 转换每个模拟信号到 16-bit 数字字.ADC 数字输出到长达 8-bit 或16-bit 的总线.该芯片关于每个通道的 偏压,偏置及增益的配置取决于内部控制 寄存器.这些寄存器通过该芯片串行控制 接口进行编程. 内部上电复位电路 内部 POR 电路的电源由 AVDD 供应,上电 后将数字逻辑复位到默认状态.POR 电路 在AVDD 的0.6VTyp. 和1.2VTyp. 间有效, 假如AVDD 在DVDD 前上电 ( 那POR 电路在 DVDD 的0.7VTyp. 时会结束). 当AVDD 或DVDD 达到 0.6VTyp. 时,POR 电路将再次有 效.为了确保对控制寄存器进行写操作前, 寄存器内容能保持默认值,建议每次电源 循环时,执行一次软件复位. 电源管理 上电后,若寄存器位 PDNB 清为 0,该芯 片将进入完全暂停模式.通过设置系统设 置寄存器位为 1,可使个别区块暂停. 参考 ADC 参考电压来源于内部 bandgap 参考电 压,并缓冲到引脚 REFT 和REFB,这些引 脚必须去耦到地.引脚 CML 由相似的缓冲 器驱动,同样需要去耦.CLP DAC 的输出 缓冲器也须去耦到引脚 BIAS1 和BIAS2. Rev. 1.30

7 2017-12-15 HT82V48 S/H 处理 在处理视频信号电平的时候也应该考虑到 BIAS1 和BIAS2 引脚上的电压.当SH 采 样视屏信号的电平时,BIAS1 和BIAS2 电 压将同时被采样. 偏压及钳位 外部偏压 S/H 电路参考电压由引脚 BIAS1 和BIAS2 供应. 内部偏压 当CDACB=1 时,S/H 电路参考电压由 CLP DAC 供应.通过 CDAC[3:0] 位对该电压进 行设置.具体操作详见图 1. 线钳位 当视屏输入信号没有一个稳定参考电平 时,这种情况下,只有那些已知状态的像 素可能需要钳位 ( 例如大多数图像传感器 的两端存在虚拟像素,或黑色像素 ).在 采样输入信号的同时,通过引脚 CLP 识别 黑色像素,并使能钳位功能 ( 即当 SH 和CLP 都为高 ).当CLPEN 设为

1 时,线钳 位模式使能.具体操作详见图 2. 模拟输入信号采样 该芯片仅支持一种 S/H 模式.ADCK:SH 比例始终保持 3:1. AFE#1 的VIR1,VIG1 和VIB1 视频输入信号同时被采样,接着通过高速 A/D 转换 器转换成多路复用的数字数据.AFE#2 的VIR2,VIG2 和VIB2 视频输入信号同时被 采样.参考时序方框图详见图 3. 输出格式 通过设置 ODFM[1:0],该芯片有多种不同 的输出格式,详见图 3. 该芯片支持 8-bit 分辨率 (ODFM[1:0]=[0,0]), 处理视频信号期间,AFE#1 和AFE#2 同时 工作.DC 电平校准过程中,对于 AFE #1 或AFE #2,可通过设置 ODFM[1:0]=[0,1] 或[1,0] 支持 16-bit 的分辨率. 偏置调整和可编程增益 8-bit偏置DAC用来补充偏置, 然后通过9-bit PGA 放大.通过设置控制位 OSXY[7:0] 和PGAXY[7:0] 分别对每个通道增益和偏置进 行设置. ADC 输入黑色电平调整 通过调整 PGA 输出电压来达到匹配差分 ADC (2*(VRT-VRB)) 的满刻度. 串行控制接口 SCK,SD 和SEB 用于寄存器的写入和读 取.SD 中的 R/WB 位用于选择数据是写入 (R/WB=0) 还是读取 (R/WB=1).串行控制 从SEB 下降沿开始. 对于寄存器写入操作,可通过 SD,紧接着