PDF《HT82V48》

2 个虚拟时钟和一个数据字 D[7:0] 来记录 地址 A[4:0].每个位在 SCK 上升沿时锁存. 虚拟时钟用于内部地址数据锁存和解码. 对于寄存器读取操作,SD 地址及虚拟时钟 和寄存器写入步骤是一样的.SD 将从输入 切换到输出,并在虚拟时钟结束后 SCK 的 下降沿时发送输出数据字 D[7:0].接着在 SEB 上升沿时,SD 将从输出切换到输入. Rev. 1.30

8 2017-12-15 HT82V48

4 4 Clamp DAC CDACPD CDAC[3:0] Video Sample Capacitor Ref. Sample Capacitor X = R, G, B Y = 1,

2 (Initial : power-down) VIXY BIASY CLP SH BPCLP 图1偏压和钳位配置 ADCK Analog Input SH unstable Ref. level CLP BPCLP Dummy or Black pixel 图2钳位操作 SH ADCK VIRx VIGx VIBx Pixel (n) tADCK tSSH tHSH D[15:8] D[7:0] ODFM[1:0] = (0,0) HB : R2H (n-3) LB : R1H (n-3) HB : G2H (n-3) LB : G1H (n-3) HB : B2H (n-3) LB : B1H (n-3) HB : R2H (n-2) LB : R1H (n-2) ODFM[1:0] = (0,1) HB : R1H (n-3) LB : R1L (n-3) HB : G1H (n-3) LB : G1L (n-3) HB : B1H (n-3) LB : B1L (n-3) HB : R1H (n-2) LB : R1L (n-2) ODFM[1:0] = (1,0) HB : R2H (n-3) LB : R2L (n-3) HB : G2H (n-3) LB : G2L (n-3) HB : B2H (n-3) LB : B2L (n-3) HB : R2H (n-2) LB : R2L (n-2) OEB tVD tZD tSH tDD Where LB(or HB) denote low-byte(or high-byte), R(or G, B) denote channel R(or G, B), 1(or 2) denote AFE #1(or #2), L(or H) denote low-byte (or high-byte) data and n denote pixel number. HB : B2H (n-4) LB : B1H (n-4) HB : B1H (n-4) LB : B1L (n-4) HB : B2H (n-4) LB : B2L (n-4) 图3S/H 及数据输出控制时序 Rev. 1.30

9 2017-12-15 HT82V48 R/ WB A4 A3 ~ A0 tSSD SD D7 ~ D1 SCK

1 2 tHSD

2 Dummy Clocks tSSCK SEB tSSD D0 tHSCK tSSD R/WB =

0 /

1 : Data Write / Data Read Don t Care '

图4串行控制接口时序 控制寄存器 寄存器映射 此处,X 代表 AFE#1 和AFE#2;

Y 代表通道 R,通道 G 和通道 B. 地址 说明 POR D7 D6 D5 D4 D3 D2 D1 D0 00h 系统设置寄存器

1 07h ODFM[1:0]

0 0 60M AFE2B AFE1B PDNB 01h AFE 设置寄存器

1 00h CDAC[3:0] CLPEN CRNG CDACB LOR 02h AFE_1 CH_R PGA 增益 00h PGA1R[7:0] 03h 00h ― PGA1R[8] 04h AFE_1 CH_G PGA 增益 00h PGA1G[7:0] 05h 00h ― PGA1G[8] 06h AFE_1 CH........