PDF《的原理及应用》

-

52 - 《国外电子元器件》

2003 年第

9 期2003 年9月12 位4通道并行/ 串行模/ 数转换芯片 ADS7824 的原理及应用 梁亚林 , 张永立 , 沈天健 (中科院上海原子核研究所 ,上海 201800) Principle and Application of

12 - Bit

4 - Channel Parallel &

Serial A/ D Converter ADS7824 LIANG Y a-lin , ZHANG Y ong-li , SHEN T ian-jian 摘要 : ADS7824 是美国 BB 公司生产的

12 位开关电容式逐次逼近型模/ 数转换芯片.

它具有与 CPU 的并行/ 串行接口 , 功耗低 , 片上资源丰富 , 接口灵活等特点.文中详细介绍了 ADS7824 的工作原 理、 引脚定义、 工作时序及在并行/ 串行模式下与

8051 单片机的接口电路及部分读写程序. 关键词 :模数转换器 ;

CDAC;

接口电路 ;

ADS7824 分类号 : TN79 + .

2 文献标识码 :B 文章编号 :1006 - 6977(2003)

09 -

0052 -

03 新特器件应用

1 概述 ADS7824 是美国 BB 公司推出的一种低功耗

4 通道

12 位并行/ 串行模数转换芯片.该芯片是一种 开关电容式逐次逼近模数转换芯片 , 其内部自带采 样保持器 (SHA) 、 时钟源、+ 2. 5V 参考电压及与微 处理器的并行/ 串行接口.同时 ,它还可以在连续转 换模式下对外部

4 通道模拟输入信号进行顺序转 换.与其它 ADC 相比 , ADS7824 具有非常低的功耗 和丰富的片上资源 , 且内部结构紧凑 , 集成度高 , 工 作性能好 ,可在 - 40~80 ℃ 范围内正常工作 ,非常适 用于仪器仪表及便携式探测器使用. ADS7824 的基本特点和主要参数如下 : 内部带有采样保持器 (SHA) , 采用

12 位逐次逼近(SAR) 模/ 数转换方式. 采样频率为 40kHz , 最大采样与转换 时间为

25 μs. 数据可并行或串行输出 , 并带有三态 输出缓冲电路 , 可直接与各种微处理器相 连. 积分非线性 ( INL) 最大为 ± 0. 5LSB , 无漏码的差分非线性(DNL) 最大为

12 位. 具有连续转换模式. 转换无失码. 典型信噪比(SNR) 为73dB. 孔径延迟(aperture delay ) 时间为 40ns. 内带 + 2. 5V 基准电压 , 也可选用外部 + 2. 5V 基准电压. 差分电压输入范围为 ±10V , 同时带有四通 道多路选择器. 采用单 + 5V 电源供电. 正常工作情况下的功 耗为

50 mW;

关闭模式下的功耗仅为

50 μW. 采用

28 脚PDIP 或SOIC 封装形式.

2 内部结构及引脚说明 2.

1 结构原理 图1所示为 ADS7824 的内部结构框图 , 它采用 的是具有固有采样/ 保持功能的电容式 DAC(CDAC) -

53 - 转换方式 , CDAC 是根据电荷再分配的原理产生模 拟输出电压的. 它包括一列有 N 个按照二进制加权 排列的电容 , 在采样阶段 , 阵列电容的公共端 (所有 电容连接的公共点) 接地 ,所有自由端连接到输入信 号;

采样后 , 公共端与地断开 , 自由端与输入信号断 开,这样可在电容阵列上有效的获得与输入电压成 正比的电荷量 ;

然后 ,所有电容的自由端接地以驱动 公共端至一个负压 - VIN. 作为二进制搜索算法的第 一步 ,MSB 电容的自由端与地断开 ,并连接到 VREF可 驱动公共端电压向正端移动 VREF/

2 , 若此时该电压 小于地电压 ,比较器输出为逻辑

1 ,则预示 MSB 大于 VREF/

2 ,否则 ,比较器输出为逻辑

0 ,此时预示着 MSB 小于 VREF/

2 , 接下来 , 下一个最大的电容与地断开 , 并连接到 VREF ,通过比较器确定下一位的数值 ,如此 循环直到判定出全部数字位. 2.

2 引脚说明 ADS7824 具有

28 个引脚 ,各引脚定义如下 : AGND1 (1) ,AGND2 (8) :模拟地. AIN0~AIN3 (2 ,3 ,4 ,5) :模拟信号输入通道 0~

3 ,其差分输入电压范围为 ± 10V. CAP (6) : 内部参考电压缓冲输出 , 通过 2.

2 μF 钽电容接地 , 可为 CDAC 在整个转换周期内提供适 宜的开关电流. REF (7) :参考电压输入/ 输出端. D7~D5(9 ,10 ,11) :当PAR/ SER 端为高时 ,为8位并行数据高三位输出 ,为低时呈高阻态. D4(12) : 当PAR/ SER 端为高时 , 该端输出

8 位 并行数据 bit

4 , PAR/ SER 端为低时 , 该脚为串行时 钟选择端.具体选择方式是 :当该端输入高电平时 , 串行转换采用外部串行时钟 ;

为低电平时 ,串行转换 采用内部时钟. D3 (13) :当PAR/ SER 端为高时 ,该端输出

8 位 并行数据 bit

3 , PAR/ SER 为低时 , 该端输出为同步 信号 SY N , 当系统使用多个 ADS7824S 时,使用该引 脚可实现各个芯片数据输出的同步. DGND (14) :数字地. D2 (15) :当PAR/ SER 端为高时 ,该端输出

8 位 并行数据 bit

2 , PAR/ SER 为低时 , 为串行时钟信号 输出. D1 (16) : 当PAR/ SER 端为高时 ,该端输出为

8 位并行数据 bit

1 , PAR/ SER 为低时 , 该端为串行数 据输出. D0 (17) :当PAR/ SER 为高时 ,该端输出为

8 位 并行数据 bit

0 , PAR/ SER 为低时 , 该端为串行输出 标记端. A1 ,A2 (18 ,19) : 输入信号通道选择端. PAR/ SER (20) :并行/ 串行输出选择端. BYTE (21) : 字节选择控制端.在读取期间 , 若BYTE 为0,则高

8 位有效 ;

若为

1 ,则低

4 位有效. R/ C (22) :读取/ 转换控制端. CS(23) :片选端. BUSY(24) : 输出状态端.转换开始时 ,BUSY为 低电平 ;

转换完成后 ,该端输出为高电平. CONTC(25) : 连续转换模式控制端 , CONTC 为5V 时,ADS7824 工作在连续转换模式 , 此时芯片可 对4个输入通道信号进行连续采集和转换. PWRD(26) :电源关闭模式端 ,高电平有效. 关闭 模式时 , 系统将切断芯片内部模拟和数字电路的电 源 ,以使芯片处于低功耗状态. Vs1 ,Vs2(27 ,28) : + 5V 电源输入端.

3 与8051 单片机的接口电路 ADS7824 内含三态输出缓冲电路和串行/ 并行 输出方式 , 且与 CPU的接口非常灵活.下面分别介 绍并行、 串行输出方式下 , ADS7824 与8051 单片机 的接口方法. 3.

1 并行输出方式 ADS7824 与8051 单片机的并行接口电路如图

2 所示. 图中 ,单片机采用查询方式通过 P1.

0 口不断查 询BUSY状态 , BUSY为1时,表示 ADS7824 完成一 次转换.单片机通常通过两次读取操作来将数据读 入 ,当 R/ C =

1 ,CS =

0 ,BYTE =

0 时 ,读取高

8 位 ;

当 R/ C =

1 ,CS =

0 ,BYTE =

1 时 ,读取低

4 位. 数据读取 完成后 , 单片机将 R/ C 和CS 端置低 40ns~12 μs 以 启动下一次转换 ,此时 BUSY输出为低电平. 图3为并行方式下数据转换时序图. 图2中,由于 ADS7824 的CS 端与

8051 的锁存地址 A0 相连 , BYTE 与8031 的锁存地址 A6 相连 , R/ C 与8031 的锁存地址 A7 相连,因此,启动ADS7824 的端口地址为0XXXXXX0B ,读/ 写ADS7824 的程序段如下 : MOV DPTR , # 0000H ;

送端口地址 0000H入DPTR MOVX @DPTR ,A ;

启动 ADS7824

12 位4通道并行/ 串行模/ 数转换芯片 ADS7824 的原理及应用 -

54 - 《国外电子元器件》

2003 年第

9 期2003 年9月-55 - 新特器件应用 多模高频 PWM控制器 UCC39421/

2 及其应用 胡大友

1 , 胡乾顺

2 (1. 湖北省电子产品质检所 ,湖北 武汉 430061;

2. 中南财经政法大学 ,湖北 武汉 430064) Multimode High Frequency PWM Controller UCC39421/

2 and Its Application HU Da-you , HU Qian-shun 摘要 :UCC39421/

2 是高效多模式高频 PWM控制器. 文章简要介绍了 UCC39421/

2 的功能特点 ,详细 论述了 UCC39421/

2 的构成原理及引脚功能 ,给出了 UCC39421/

2 控制器的应用方法及应用电路. 关键词 :多模高频 ;

PWM控制 ;

DC/ DC 变换 ;

UCC39421/

2 分类号 : TN79 + .

2 文献标识码 :B 文章编号 :1006 - 6977(2003)

09 -

0055 -

04 1 UCC39421/

2 的功能特点 UCC39421/

2 是一种高效低功率 DC/ DC 转换 器.它在很宽的工作电源下具有很高的效率 , 并可 提供编程上电复位功能 , 该芯片带有独立的低压检 测比较器 , 同时具有脉冲调制、限流和低电流关断 (5 μ Α) 功能 , 可广泛应用于蜂窝电话、 寻呼机、 PDAs 以及其它手持设备中. UCC39421/

2 具有以下特点 : 采用高效升压单端初级电感控制 , SEPIC 或 回扫 (反向升压) 拓扑结构 , 输入电压既可高于也可 低于输出电压 ;

输入电压低(最小为 1. 8V) ;

能驱动外部 FETs 以获得较大电流 ;

具有高达 2MHz 的振荡频率 ;

可同步操作 ;

具有可编程变频模式 ,可优化功率和效率 ;

具有脉冲调制限流功能 ;

功耗极低 ,睡眠模式下的供电电流为

150 μA , 关断模式下的供电电流仅为

5 μA.

2 构成原理及引脚功能 2.

1 构成原理 UCC39421/

2 内部由电荷泵电路、 PWM振荡器、 导通控制电路、 PWM电路、 限流控制电路、 低功率模 式控制电路、 斜率补偿电路、 PFM模式控制电路、 误 差放大器、 电池低电压比较器、 复位电路、 1. 24V 基 准源电路以及比较器和逻辑电路等构成 , 其内部结 构如图

1 所示. 2.

2 封装及引脚功能 UCC39421/

2 采用双列 20/

16 引脚封装 ,其引脚 排列如图

2 所示.各引脚功能如下 : Loop : MOV R0 , # 08H CPL P1.

2 ;

开启转换 JB P1.

0 , $ ;

查询 CPL P1.

2 ;

读取高八位 Read : JB RI , $ CLR RI MOV A ,SBUF Invert0:RLC A ;

读入数据倒置 DJNZ R0 ,Invert0 MOV 32H ,A MOV R0 , # 08H SET B P1.

1 ;

读取低四位 JB RI , $ MOV A ,SBUF Invert1: RLC A ;

读入数据倒置 DJNZ R0 ,Invert1 ANL A , # FFH MOV 33H ,A 参考文献 [ 1] ADS7824 Data Sheet . T exas Instruments. [ 2]何立民 . MCS-

51 系列单片机应用系统设计[M]. 北京 :北京航空航天大学出版社 ,1990. 收稿日期 :2003 -

03 -

06 咨询编号 :030919 多模高频 PWM控制器 UCC39421/

2 及其应用 ........