PDF《SC51P1864 说明书》

SC51P1864 说明书 杭州士兰微电子股份有限公司 版本号: 1.

2 2014.06.10 http://www.silan.com.cn 共10 页第1页集成LCD驱动的低功耗8位MCU 描述 SC51P1864 是在 SC51P1816 上升级的一款集成 LCD 驱动的

8 位MCU.它采用 SC51 核,内嵌 64K 字节 OTP 和1K 字节 RAM. SC51P1864 还集成了锁相环,用于从 32768Hz 的低频时钟产生 4.194MHz 的主时钟,既降低了系统成本又避免了噪声敏感应用中外 部高振晶振的干扰,使得该电路特别适合低噪声低功耗的应用领域. 相对于 SC51P1816,SC51P1864 还增加了

8 级16 位FIFO 包络发 生器,加之极低显示待机功耗和大容量存储器,使其非常适合实现带 LCD 显示的多功能遥控器. 应用 * 音响系统 * 空调遥控器 * 医疗保健设备 * 智能仪表 * 面板显示 主要特点 * 兼容 MCS51 指令集;

双DPTR;

增加软件陷阱 指令. * 改进的指令架构, 90%的指令执行时间为两至四 个系统时钟周期. * 64K 字节 OTP,支持每次 8K 字节的 MTP.1K 字节 RAM. * 支持软件 IP 保护功能 (禁止 MOVC 指令读取) , 保护块大小为 8K 字节,共8块. * 支持在系统编程(ISP) ,仅需

5 个管脚. * 内置上电复位电路(POR)和低压复位电路 (LVR) . * 内置低压检测(LVD)模块,8 级电压检测. * 内置一路模拟比较器(ACMP) . * 内置钟表定时器(WT) . * 4COM*32SEG LCD 驱动. LCD 驱动能力

3 级 可调;

LCD 灰度

7 级可调;

1/

2、1/3 偏置可选. *

1 路蜂鸣频率信号输出. *

1 路8位低频脉宽调制(PWM)输出. *

42 个I/O 端口;

另有

1 个开漏输出脚与复位脚 复用. * P1 口(8 个脚)具有键盘中断唤醒功能;

中 断极性可设.4 路外部中断输入;

中断极性可 设. * 内置看门狗定时器(WDT) . *

3 个16 位标准定时器. * 内置载波定时器(CRT) ,可实现载波调制和 解调. * 内置

8 级16 位FIFO 包络发生器 T168, 支持 包络和载波输出. *

1 路UART 接口. * 内置 30KHz 和6MHz RC 振荡. * 外接高频振荡 1~16MHz, 低频振荡 32768Hz. * 内置锁相环(PLL ) , 可从低频时钟产生4.194MHz 内部主时钟. * 系统时钟预分频设置功能. * 休眠模式和停机模式. * 工作电压1.8V~3.6V ;

典型工作电流2mA@4MHz , 显示待机电流典型值8?A@3V,停机电流不超过 1μA. *

48 脚的 LQFP 封装. 士兰微电子 SC51P1864 说明书 杭州士兰微电子股份有限公司 版本号: 1.2 2014.06.10 http://www.silan.com.cn 共10 页第2页产品规格分类 产品名称封装形式打印名称材料 包装 SC51P1864LLG LQFP-48-7*7-0.5 SC51P1864LLG 无卤 料盘 内部框图 WTF KBIF S0RI S0TI CP0RIF CP0FIF P0 P1 P2 P3 P4 8位键盘中断 (KBI) 4*32液晶显示驱动 (LCD DRIVER) 模拟比较器 (ACMP) 定时器/计数器 (T0, T1, T2) 钟表定时器 (WT, T8) UART0 256*8 RAM 64K*8 OTP 低压检测 (LVD) 低频脉宽调制器 (LFPWM) 中断控制P9 SEG[0..31] COM[0..3] BZ nBZ nIRQ PWM TXD0 RXD0 KI[0..7] CPO CPP CPN 载波定时器 (CRT) REM T0 T1 T2 T2EX INT0 INT1 ELVI 低压复位 (LVR) 内部高速RC振荡器 TF0 TF1 TF2 EXF2 EIRQ0 EIRQ1 SC51核CPU 时钟管理 外部高振 外部低振 内部低速RC振荡器 内部锁相环(PLL) XIN XOUT XTOUT XTIN PLLFC 电源管理(PMU) [VPP]/nRST VDD VSS 外部中断采集电路 [PCLK] [PDATA] 复位控制 上电复位 (POR) 看门狗定时器 (WDT) SoftReset 768*8 XRAM CRTOVF, CRTEXF SEG0/P0.0/INT0 SEG1/P0.1/INT1 SEG2/P0.2 SEG7/P0.7/[PCLK] SEG6/P0.6/T2EX/[PDATA] SEG5/P0.5/T2/ENVO SEG4/P0.4/T1 SEG3/P0.3/T0 SEG[16..23]/P1[0..7]/KI[0..7]

8 P3.1/ELVI/nIRQ P3.0/REM/PWM P3.3/CPN/nBZ P3.2/CPP/BZ COM[0..3]/P3[4..7]

4 SEG[8..15]/P4[0..7]

8 P9.1/XOUT P9.0/XIN EIRQ2 EIRQ3 INT2 INT3 CLKO SEG28/P2.4/nIRQ SEG29/P2.5/nBZ SEG30/P2.6/BZ/INT2 SEG31/P2.7/CPO/INT3 SEG26/P2.2/T2EX SEG25/P2.1/RXD0 SEG24/P2.0/CLKO/TXD0 SEG27/P2.3/PWM CRTDEM T2EX LVF CKXERR 包络发生器 (T168) ENVO T168IF P10 P10.0 (与nRST复用) TKIF 士兰微电子 SC51P1864 说明书 杭州士兰微电子股份有限公司 版本号: 1.2 2014.06.10 http://www.silan.com.cn 共10 页第3页管脚排列图

1 2

3 4

5 6

7 8

9 10

11 13

36 35

34 33

32 31

30 29

28 27

26 14

15 16

17 18

19 20

21 22

23 48

47 46

45 44

43 42

41 40

39 38

12 25

24 37 SC51P1864LL P3.6/COM2 P3.5/COM1 SEG13/P4.5 SEG12/P4.4 SEG11/P4.3 SEG10/P4.2 SEG9/P4.1 SEG8/P4.0 [PCLK]/P0.7/SEG7 [PDATA]/T2EX/P0.6/SEG6 ENVO/T2/P0.5/SEG5 T1/P0.4/SEG4 T0/P0.3/SEG3 P3.7/COM3 SEG15/P4.7 SEG14/P4.6 INT0/P0.0/SEG0 P0.2/SEG2 INT1/P0.1/SEG1 P3.4/COM0 nIRQ/ELVI/P3.1 PLLFC PWM/REM/P3.0 [VPP]/P10.0/nRST VDD VSS XTOUT XTIN P9.1/XOUT P9.0/XIN nBZ/CPN/P3.3 BZ/CPP/P3.2 SEG28/P2.4/nIRQ SEG29/P2.5/nBZ SEG30/P2.6/BZ/INT2 SEG31/P2.7/CPO/INT3 SEG26/P2.2/T2EX SEG25/P2.1/RXD0 SEG24/P2.0/CLKO/TXD0 SEG23/P1.7/KI7 SEG22/P1.6/KI6 SEG21/P1.5/KI5 SEG20/P1.4/KI4 SEG19/P1.3/KI3 SEG18/P1.2/KI2 SEG17/P1.1/KI1 SEG16/P1.0/KI0 SEG27/P2.3/PWM 注1:蓝色字体的管脚表示需通过软件重映射实现,如nIRQ默认与P2.4 复用. 注2:[ ] 内管脚可用于烧录. 士兰微电子 SC51P1864 说明书 杭州士兰微电子股份有限公司 版本号: 1.2 2014.06.10 http://www.silan.com.cn 共10 页第4页管脚描述 管脚号管脚名称 管脚 类型 管脚 结构 管脚描述42 VDD P P1 电源.

43 VSS P P0 地.

45 XTIN I AI 外接低频晶振输入脚.

44 XTOUT O AI 外接低频晶振输出脚.

39 XIN I AI 外接高频晶振输入脚.

40 XOUT O AI 外接高频晶振输出脚.

38 nRST I B 外部复位脚(低电平有效) .

41 PLLFC A AO 锁相环外接滤波电容脚. 5~12 P0.0~P0.7 I/O LP0 输入/输出端口,可位操作. 21~28 P1.0~P1.7 I/O LP0 29~36 P2.0~P2.7 I/O LP0

37 P3.0 I/O AP0 46~48 P3.1~P3.3 I/O AP0 1~4 P3.4~P3.7 I/O LP0 13~20 P4.0~P4.7 I/O LP0 输入/输出端口,不可位操作.

39 P9.0 I/O CP0 输入/输出端口,不可位操作.

40 P9.1 I/O CP1 输入/输出端口,不可位操作.

38 P10.0 O B 开漏输出脚. 1~4 COM0~COM3 O LP0 LCD 驱动公共输出端. 5~12 SEG0~SEG7 O LP0 LCD 驱动段输出端. 13~20 SEG8~SEG15 O LP0 21~28 SEG16~SEG23 O LP0 29~36 SEG24~SEG31 O LP0 21~28 KI0~KI7 I LP0 键盘输入脚,可产生中断唤醒 MCU.

29 CLKO O LP0 测试时钟输出

37 REM O AP0 载波发生器输出脚.

38 [VPP] P B OTP 编程高压电源引脚.

12 [PCLK] I LP0 编程时钟输入脚.

11 [PDATA] I/O LP0 编程数据输入输出脚.

46 ELVI I AP0 低压检测外部输入脚.

47 CPP I AP0 模拟比较器输入正端.

48 CPN I AP0 模拟比较器输入负端.

36 CPO O LP0 模拟比较器输出端.

5 INT0 I LP0 外部中断

0 输入脚.

6 INT1 I LP0 外部中断

1 输入脚.

35 INT2 I LP0 外部中断

2 输入脚. 士兰微电子 SC51P1864 说明书 杭州士兰微电子股份有限公司 版本号: 1.2 2014.06.10 http://www.silan.com.cn 共10 页第5页管脚号管脚名称 管脚 类型 管脚 结构 管脚描述36 INT3 I LP0 外部中断

3 输入脚. 8~10 T0~T2 I LP0 定时器/计数器 0~2 外部计数触发输入端. 11,

31 T2EX I LP0 定时器/计数器

2 外部控制输入端,两个管脚可选.

10 ENVO O LP0 包络信号输出脚. 32,

37 PWM O * 脉宽调制信号输出. 33,

46 nIRQ O * 钟表定时器定时中断信号输出. 35,

47 BZ O * 蜂鸣信号输出,两路信号相位相反. 34,

48 nBZ O * 注: 上表管脚类型这一列中,P 表示 电源管脚;

I/O 表示通用输入/输出脚;

I 表示输入脚;

O 表示输出脚;

A 表 示模拟管脚;

* 表示该复用管脚类型与映射管脚位置有关. 管脚结构 上拉模式控制 管脚连接 内部连接 PAD MD OE DO DI LCDPEN COM or SEG scan voltage signal 模拟开关:1 接通 PAD 管脚连接 内部连接 图2. 管脚结构 AI PAD 管脚连接 内部连接 图1. 管脚结构 LP0 图3. 管脚结构 AO 士兰微电子 SC51P1864 说明书 杭州士兰微电子股份有限公司 版本号: 1.2 2014.06.10 http://www.silan.com.cn 共10 页第6页管脚结构(续) VDD 管脚连接 GND VDD 管脚连接 GND 模拟开关:1接通 上拉模式控制 管脚连接 内部连接 PAD PM OE DO DI AEN APIO 图4. 管脚结构 P1 图5. 管脚结构 P0 图6. 管脚结构 AP0 管脚连接 内部连接 电压开关 VDD VPPI nRST RSTCFG DO RSTIN 管脚连接 内部连接 P9.0 (XIN) P90OE P90OUT P90IN CRYIOEN 图7. 管脚结构 B 图8. 管脚结构从 CP0 P9.1 (XOUT) P91OE P91OUT P91IN CRYIOEN 管脚连接 内部连接 图9. 管脚结构从 C........