PDF《CME-M1 FPGA》

4 1 CME-M1 主要功能 FPGA 基于 SRAM 的0.13 微米工艺 FPGA Fabric -

4 输入查找表+基于 DFF 的可编程逻辑单 元LC -

1024 个可编程逻辑单元 - 专用的算术进位链 - 层次化结构布线资源 嵌入式 RAM Block 存储器 - 2x9Kbit 可配置双端口 DPRAM 存储器 EMB9K 时钟网络 -

8 个De-skew 全局时钟 -

1 个支持频率合成、 相移、 De-skew 的PLL (输入时钟频率范围:5~350MHz、输出 时钟频率范围:10~350MHz) -

4 个外部时钟输入、

1 个外部振荡反馈时钟 输入 I/O 和操作电压 - 3.3V LVCMOS/LVTTL - 支持 5V 输入 - 最高可达 150MHz - I/O 属性可编程 - 3.3V I/O 电压、1.2V 内核电压 MSS 增强型

8051 MCU - 精简指令周期,12 倍于标准

8051 的MIPS, 频率最高可达 150MHz - 兼容标准

8051 的指令系统 - 硬件支持乘法、除法指令 - 支持扩展指令:MOV A,ACC - 支持

16 位乘法、32/16 位除法硬件 - 片上调试系统 OCDS,支持 JTAG 在线调试 -

8 个外部中断源,总共

13 个中断源 - 支持高达 8M 数据/代码存储器 嵌入式 SRAM 存储器 - 32KByte 单端口存储器 SPRAM - 4KByte 双端口 DPRAM(Fabric 连B端口,MSS 连A端口) - 数据/代码统一编址、存储大小灵活配置 外设 -

3 个16 位定时时器,定时器

2 可用作比 较捕获单元 -

1 个16 位硬件看门狗 -

1 个I2C 接口 -

1 个SPI 接口,可控制

4 个从设备 -

2 个全双工异步串行接口 停止、空闲模式电源管理 芯片系统管理 - ISC 控制 - ISP 控制 - 系统动态频率切换 - 系统动态 PLL 控制 - 系统 FPGA 时钟关断控制 配置 配置模式 - JTAG 模式 - AS 模式 - PS 模式 JTAG 接口 - JTAG 芯片配置 - JTAG

8051 调试 - 芯片配置、8051 调试共用同一 JTAG 支持多映像配置文件 可选 4Mbit 内部 SPI-FLASH ISC 安全机制 - 配置文件数据加密 - 基于密钥的 SPI 操作保护 - 访问保护机制 - 配置 memory1保护

1 Memory 包括 MSS

8051 的RAM code CME-M1 简易版数据手册 http://www.capital-micro.com

5 2 CME-M1 系统示意图 图1CME-M1 系统示意图 CME-M1 简易版数据手册 http://www.capital-micro.com

6 3 CME-M1 选型表 CME-M1 系列产品列表 CME-M1 M1C01N3L144 (AS2E5F1KAL144) M1C01N0L144 (AS2E5F1KL144) M1C01N3T100 (AS2E5F1KAT100) M1C01N0T100 (AS2E5F1KT100) 封装 LQFP144 LQFP144 TQFP100 TQFP100 FPGA Fabric LC

1024 1024

1024 1024 RAM Blocks

2 2

2 2 MSS

16 位定 时器

3 3

3 3 存储器 32K+4KByte 32K+4KByte 32K+4KByte 32K+4KByte

16 位看 门狗

1 1

1 1 I2 C 接口

1 1

1 1 SPI 接口1111全双工 异步串 行接口

2 2

2 2 SPI Flash 4Mbit 4Mbit I/Os

111 111

71 71 速度

7 7

7 7 工业 等级 商业(0℃,+85℃) 工业(-40℃, +100℃) 商业(0℃,+85℃) 工业(-40℃, +100℃) 商业(0℃,+85℃)工业(-40℃,+100℃) 商业(0℃, +85℃) 工业(-40℃, +100℃) CME-M1 简易版数据手册 http://www.capital-micro.com

7 4 FPGA 下图为 CME-M1 整个 FPGA 的结构.嵌入式存储器模块 EMB9K 内嵌在 Fabric 中,MSS、GCLK 时钟 网络以及 IOB 等通过绕线资源联到 Fabric 上.图中的D连接‖表示绕线资源. 图2FPGA 概况 FPGA Fabric 的基本模块是 BLB(Basic Logic Block).64 个BLB 阵列,分四个层次通过上下绕线资 源和和跨层次的进位链资源连接成整个 FPGA Fabric.16 个逻辑单元 LC(Logic Cell)组成一个 BLB, 也即 HLB1,4 个HLB1 组合为一个 HLB2.同理,4 个HLB2 组合成

1 个HLB3.CME-M1 包含

4 个HLB3,可以视为一个 HLB4,共计