PDF《课程主要结构》

2008-12-11

2 课程主要结构 ? 第1章 概述 ? 第2章EDA设计流程及其工具 ? 第3章FPGA/CPLD结构与应用 ? 第4章VHDL设计初步 ? 第5章QuartusII应用向导 ? 第6章VHDL设计进阶 ? 第7章 宏功能模块与IP应用 ? 第8章 状态机设计 ? 第9章VHDL结构与要素 ? 第10章VHDL基本语句 ? 第11章 优化和时序分析 ? 第12章 系统仿真 ? 第13章 电子系统设计实践 软件 VHDL 2008-12-11

3 2008-12-11

4 常用缩写: EDA Electronic Design Automation HDL Hardware Description Language VHDL (VHSIC) Very High Speed Integrated Circuit HDL ASIC Application Specific IC FPGA Field Programmable Gate Array 现场可编程门阵列 CPLD Complex Programmable Logic Device 复杂的可编程逻辑器件 SOC System On a Chip SOPC System On a Programmable Chip IP core Intelligence property core 2008-12-11

5 原理图/VHDL文本编辑 综合FPGA/CPLD 适配 FPGA/CPLD 编程下载 FPGA/CPLD 器件和电路系统 时序与功能 门级仿真

1、功能 仿真

2、时序 仿真 逻辑综合器 结构综合器

1、isp方式下载

2、JTAG方式下载

3、针对SRAM结构的配置

4、OTP器件编程 功能仿真 1.

4 EDA的工程设计流程 2008-12-11

6 1.4 EDA的工程设计流程 ? 源程序的编辑和编译 ? 逻辑综合和优化 ? 目标器件的布线/适配 ? 硬件测试 ? 目标器件的编程/下载 ? 设计过程中的有关仿真 2008-12-11

7 设计过程中的有关仿真 ? (1) 行为仿真 ? (2) 功能仿真 ? (3) 时序仿真 2008-12-11

8 1.5 基于VHDL的自顶向下设计方法 自顶向下的设计流程: 1.设计说明书 2.建立VHDL行为模型 3.VHDL行为仿真 4.VHDL-RTL级建模 5.前端功能仿真 6.逻辑综合 7.测试向量生成 8.功能仿真 9.结构综合 10.门级时序仿真 11.硬件测试 12.设计完成 ?首先对任务进行分析,进行系统总体设计. ?将任务进行合理分解成若干个子系统. ?对各子系统的进行具体设计(或继续分解)、 验证(仿真)和修改. ?各模块设计完成后,将系统整合起来,进行系 统级的仿真和修改. 1.5 基于VHDL的自顶向下设计方法 2008-12-11

10 1.6 EDA与传统电子设计方法的比较 传统设计方法 EAD设计方法 自底向上 自顶向下 手动设计 自动设计 硬软件分离 打破硬软件屏障 原理图方式设计 原理图,VHDL语言等多种设计方式 系统功能固定 系统功能易变 不易仿真 易仿真 难测试修改 易测试修改 模块难移置共享 设计工作标准化,模块可移置共享 设计周期长 设计周期短 2008-12-11

11 作业题

1、利用EDA技术进行电子系统的设计有什么特 点?

2、什么是可编程逻辑器件?FPGA和CPLD的中 文含义是什么?

3、谈谈你对EDA技术应用的展望? VHDL 语言知识点 ? 知识点:VHDL语言的基本结构、VHDL语言的数据类型 及运算符、VHDL语言构造体描述方式、顺序描述语句、 并发描述语句、其他语句描述、一般有限状态机的设计、 Moore型有限状态机的设计、简单门电路设计、编译码与 选择器设计、加法器、时钟信号和复位信号、触发器设计、 寄存器设计、计数器设计. ? 重点:VHDL语言的数据类型及运算符、VHDL语言构造 体描述方式、顺序描述语句、并发描述语句、其他语句描 述、一般有限状态机的设计、Moore型有限状态机的设计. 2008-12-11

13 第4章2008-12-11

14 什么是VHDL? ? Very high speed integrated Hardware Description Language (VHDL) ? 是IEEE、工业标准硬件描述语言 ? 用语言的方式修改而非图形等方式描述硬件电路 C易于修改 C易于保存 ? 特别适合于设计的电路有: ? 复杂组合逻辑电路 译码器、编码器、加减法器、多路选 择器、地址译码器…… ? 状态机 ? …… 2008-12-11