PDF《电子器件》

2 , 在内部扩 充了其存储空间, 比M1的速度更快 、 消耗 的功率 更小.这种可重构芯片有 D S P器件的灵活性 , 同时 又能达到与 A S I C芯片相当的高性能, 可广泛应用 于并行计算系统, 多媒体 数据处理 , 高质量图像处 理中.②SIDSAFIPSOC结构 F I P S O C是SIDNA工程提 出的一种粗粒度结构 的FPGA,如图 4所示, 由五个部分组成 : 微控制 器,可编程数字部分 , 可配置模拟部分 ( 包括四条不 同的放大通道 , 比较器 , A / D和D/A模块等) , 不同 功能模块 问 的接 口模 块.其核心部分是可编程数字部分 , 由一个两维的 可编程 元胞 阵列 D MC( D i g i t a l M a c r o C e l

1 ) 组成. D M C的内部结构如图

5 所示 , 分为组合逻辑和时序 逻辑两大部分, 组合逻辑部分 由四个

4 输人的 L U r r 组成 , 可实现多种功 能.时序逻辑部分也有多重 c o n t e x t的动态重构功能 , 主要 由四个触发器模块组 维普资讯 http://www.cqvip.com 电子器件第27卷 图4FIPSOC内部 结构 框图成,并通过内部路 由器与组合逻辑部分关联 , 为了实现动态重构 , 每个寄存器 中的数据都是可复制 的. 图5DMC 的 内部 结构控制部分是一个标准的

8 0

5 1 微处理器.复位 后,8051核首先对 可编 程元 胞 进行 配置,配置完 毕 后可以当作一个通用的微处理器使用.为 了更好 的支持 F I P S O C的动态重构特性, 已对其指令和功 能单元做了一些改进. ③ M r I '

提 出的 D P G A D P ( 是麻 省理工大学 的Transit工程提出的 划分结构为二维阵列单元 的DR.FPGA],如图

6 所示.A E由4个输入查寻表格( L U T ) 和通道触发器 ( F F ) 组成.C o n t e x t 是指用来配置的 n个存储单元 块.A E经过各个 c o n t e x t 编程后执行相应的逻辑功 能.这种结构的动态重构实际是 c o n t e x t 间的切换 对于规划好的电路每个 c o n t e x t 对应一个时段 的电 路功能 A E也就是一个缓冲节点.每个 A E通过 F F 与下一个 c o n t e x t 中对应 的AE实现 通信 . 虽和常规 F P C A的AE一样 , 都 是基于可编程 查找表格( L U T ) 结构, 但是 , D P G A的阵列单元 内部 的LUrI'

是成对 出现的.一个 L U T用 于配置数据, 基于RAM的 c o n t e x t 配置 图6DPGA的结 构划 分 还有一个 L U T映射可传播的配置数据本地配置中, 基本 的原理如 图7所示.全局 o m 删 标签 J 地址输入 数LUT据输出(存储指令 ) 』 』 输出到本地存储器 或其它 A E 图7DPGA内部 的 阵列单 元 右边的 L U T识别全局 的Context标识符后 , 产 生相应的控制指令 , 并存储在指令存储器 中, 在适 当时刻输出到左边的 L U T .左边 uJ r r 接受到的指 令后 , 按指令要求来配置相应 的数据 , 并输出到本 地的状态存储器或其他 A E中.从这里也可以看 出, D P G A器件实现时间上 ........