PDF《产品应用》

315 MHz 1.328 - j213.91

340 MHz 1.602 - j195.74

390 MHz 2.469 - j170.92 433.92 MHz 2.086 - j152.17 天线端静电防护 PT4302 IC 在天线端输入(ANT pin)的静电(HBM)防护能力大于 3KV,但通常在系统级会要求更高的静电防护能力.这些 防护能力必需靠外部的零件来加强.将L1 电感由芯片式电感换成绕线式电感,约可增加 KV 级的静电防护能力.如果需 要更高的静电防护,可以在 C1 之前再加上一落地绕线式电感 L2,能有效提升系统级的静电防护能力. C1 L1 L2

3 ANT RF 频率 fRX L2 建议数值?

315 MHz 39nH

340 MHz 39nH

390 MHz 33nH 433.92 MHz 27nH 晶振 PT4302 晶振电路的设计,是仅留单一脚位(REFOSC)与外部连接.使用方式有两种,一是直串联晶振(落地)起振;

第二 是外部输入讯号.当使用晶振时,最小的振幅约

300 mVPP .当使用外部讯号输入时,振幅应限制在 0.3 VPP 到1.5 VPP 之间,且需外加一个交流偶合电容防止两端直流准位有差异.PT4302 是使用超外差架构,中频为 10.7MHz,所以本振 的频率应该是: fLO = fTX ± 10.7 MHz (fLO:本振频率;

fTX:发射器频率) 因为本振的频率为晶振频率的

32 倍,所以适合晶振的频率为: fREFOSC = fLO /

32 = (fTX ± 10.7 MHz) /

32 (fREFOSC:晶振频率) PT4302 V1.1C

5 February

2010 由于 PT4302 无镜频讯号消除的功能,所以本振频率可以比发射频率高或低.但因频率低耗电少一些,所以如无其它原 因,建议使用较低的频率.下表列出几个对应发射频率使用的晶振. 发射器频率 fTX PT4302 晶振频率 fREFOSC

315 MHz 9.509 MHz

340 MHz 10.29 MHz

390 MHz 11.853 MHz 433.92 MHz 13.226 MHz PT4302 的晶振频率与中频频率 10.7 MHz 接近,所以在 PCB 布板时两者讯号应尽量避免互相接近或交叉,以免造成干 扰影响接收性能. 锁相环 PT4302 利用一个除

32 的锁相环来产生接收机的本振讯号(LO).PLL 部份整合了电压控制振荡器(VCO)、晶振电路、除32 的除法器电、荷泵、环路滤波器及相位频率侦测器(PFD)在芯片之中.PFD 侦测频率误差后,将修正的电压讯号透过 频宽约

200 KHz 的环路滤波器来控制 VCO 频率,而产生 LO 讯号.VCO 在除

32 后将频率送回 PFD 作比较,如此产生 一个回授的环路.另外一个比较讯号来自晶振,所以晶振的频率为 fREF = (fRF C fIF) / 32.下图为 PLL 工作原理的基础说 明. ASK 解调器 OOK/ASK 讯号经由降频到 10.7 MHz,由外部阻抗为

330 奥姆的陶瓷滤波器过滤噪声.此10.7 MHz 的中频讯号经对数 放大器放大后形成 RSSI 讯号,后续的解调工作则是经由比较 RSSI 的讯号所达成.RSSI 讯号经过数据滤波器消除高频 讯号,再由数据产生器比较出所需的解调数据. 数据滤波器 数据滤波器主要功用是消除 OOK/ASK 解调后的噪声,解调器频宽可以依据不同应用来作选择,原则上可参考下面的关 系式: BWDF = 0.65 / 最短的数据宽度 (BWDF:数据滤波器频宽) PT4302 数据滤波器频宽可经由输入脚 SELA 和SELB 作调整,因为参考频率来自晶振,所以频宽会和操作频率有关.下 面列出两个常用频段其数据滤波器频宽的设定值. SELA SELB 数据滤波器频宽 BWDF fRF =

315 MHz fRF = 433.92 MHz

1 1

900 Hz

1250 Hz

1 0

1800 Hz

2500 Hz

0 1

3600 Hz

5000 Hz

0 0

7200 Hz

10000 Hz PT4302 V1.1C

6 February

2010 数据产生器 数据产生器的主要目地是将仿真讯号转换成逻辑位准的数字讯号,利用调整芯片外部 CTH 电容及芯片内部 RTH 电阻将仿 真讯号过滤成一类似直流的门坎电压.此门坎比较电压再与原输入讯号作比较,产生逻辑讯号输出.通常此 RC 的时间 常数约在