PDF《龙芯 3A 主板原理图设计指导》

Page

1 of

21 龙芯 3A 主板原理图设计指导 Page

2 of

21 修订历史 文档更新记录 文档编号: 文档名: 龙芯 3A 主板原理图设计 指导 版本号 V1.

0 创建人: 王焕东 创建日期 : 2012.02.20 更新历史 序号. 更新日期 版本号 更新人 更新内容

1 2012.02.20 V1.0 王焕东 初始版本

2 3

4 5

6 7

8 Page

3 of

21 阅读指南 本手册适用于基于龙芯 3A 的主板设计,目的在于帮助设计者检查龙芯 3A 的信号连接 是否已经满足了该芯片正常运行的最基本要求.手册主要为基于龙芯 3A 的主板设计提供 信号连接建议,使用时可根据设计的特点适当的改变.因为设计的灵活性和多样性,本手 册不保证适用于所有的情况.即使我们做再充分的准备,手册中也难免会有遗漏或者不准 确的地方,在使用本手册的过程中遇到任何问题,欢迎与我们联系. Page

4 of

21 目录

第一章 电源.5

第二章 初始化信号.7

第三章 内存.8

第四章 HT 接口.10

第五章 PCI 接口

13

第六章 其它接口.16 6.1 LPC

16 6.2 SPI

16 6.3 UART.17 6.4 中断

17 6.5 JTAG.18 6.6 EJTAG.18 6.7 System Control and clock.19 Page

5 of

21

第一章 电源 序号 信号名称 描述 Y/N 1-1 VDD

1、处理器核电源,确定连接到 1.15V

2、靠近 CPU 引脚放置至少

36 个0.1uF、14 个22uF 电容 1-2 VDDE3V3

1、处理器 IO 电压,确定连接到 3.3V

2、靠近 CPU 引脚出放置至少

10 个0.1uF、1 个0.01uF、1 个1000pF 和1个10uF 电容 1-3 MEM_VDD_0/1

1、DDR2 通道 0/1 核电源,确定连接到 1.15V

2、参考连接方式见下图,靠近 CPU 引脚处至少放置

1 个10uF、3 个0.1uF 电容 1-4 MEM_VDDE_0/1

1、DDR2 通道 0/1 IO 电源,若作为 DDR2 控制器使 用,该引脚连接到 1.8V,若作为 DDR3 控制器使用, 该引脚连接到 1.5V

2、靠近 CPU 引脚处至少放置

3 个10uF、9 个0.1uF 电容 1-5 MEM_VREF_0/1

1、DDR2 通道 0/1 参考电源,电压为 MEM_VDDE_0/1 的一半

2、每个引脚出至少放置一个 0.1uF 电容 1-6 HT_VDD

1、HT 核电压,连接到 1.2V

2、靠近 CPU 引脚处至少放置

1 个10uF、3 个0.1uF 电容 1-7 HT_VDDE

1、HT IO 电压,连接到 1.8V

2、靠近 CPU 引脚处至少放置

1 个22uF、1 个10uF、

6 个0.1uF 电容 1-8 VDDESB

1、HT 控制电源,根据 PCICFG 的配置连接到 1.8V、 2.5V 或者 3.3V;

PCICFG[7]、PCICFG[0]和该引脚电压的 关系:

2、根据桥片引脚的电压确定该引脚电压值

3、靠近 CPU 引脚处至少放置

1 个0.1uF、1 个0.01uF 电容 1-9 CORE_PLL_AVDD

1、Core PLL 模拟电源,连接到 2.5V

2、参考电路如下图: Page

6 of

21 1-10 CORE_PLL_DVDD

1、Core PLL 数字电源,连接到 1.2V

2、参考电路如下图: 1-11 DDR_PLL_AVDD

1、DDR2 PLL 模拟电源,连接到 2.5V

2、参考电路如下图: 1-12 DDR_PLL_DVDD

1、DDR2 PLL 数字电源,连接到 1.2V

2、参考电路如下图: 1-13 HT0/1_PLL_AVDD

1、HT 0/1 PLL 模拟电源,连接到 1.8V

2、参考电路如下图: 1-14 HT0/1_PLL_DVDD

1、HT 0/1 PLL 数字电源,连接到 1.2V

2、参考电路如下图: Page

7 of

21

第二章 初始化信号 序号 信号名称 描述 Y/N 2-1 SYSRESETn

1、系统复位信号,需要多于一个 SYSCLK 周期 2-2 PCI_RESETn

1、PCI 接口复位信号,若CPU 工作为 PCI 主桥,则将 该引脚连接到所有的 PCI 设备,若工作为 PCI 从设 备,该引脚为输入,连接外部 PCI 复位信号