PDF《安琪个人简历》

? 指放电法 TOT;

? 高斯成形法 TOT. 2010-2014 年中已将 TOT 方法应用在如下的多个物理实验中: 1)兰州重离子加速器(HIRFL)冷却储存环(CSR)外靶物理实验,设计了两类高密 度的标准化测量模块(PXI 模块) ,测量精度分别为 25ps 和100ps(RMS) ,并进行了批量生 产.预计

2016 年将开始进行相关重离子物理实验.针对起始(T0)探测器的特点,采用改 进型的指数放电法 TOT 技术,设计了基于 PXI 总线的标准测量模块,测量精度为 25ps (RMS) . 2)第三代北京谱仪(BESIII)的端盖飞行时间探测器的升级,采用改进型的指数放电 法TOT 技术,设计了基于 VME 总线的

72 通道的(9U)测量模块,测量精度为 25ps(RMS) . 3)大型高海拔空气簇射观测站(LHAASO,Large High Altitude Air Shower Observatory) 中的水契伦科夫探测器阵列(WCDA,Water Cherenkov Detector Array)PMT 的大动态范围 (1-4000pe)信号读出需求,采用线性放电法 TOT 的方法,本人领导的科研团队研制了基 于电流型 TOT 技术的大动态范围时间及电荷测量 ASIC 芯片,这是目前国内的第一款 PMT 大动态信号读出的 ASIC 芯片. 基于该研究,撰写了

2 篇学术论文,一篇发表在 Nuclear Science and Techniques 期刊,一 篇发表在 journal of Instrumetation(Jnst)期刊. 2:基于 FPGA 的高精度时间-数字变换电路研究 基于 FPGA 的高精度时间-数字变换(Time-Digital Conversion,简称:TDC)电路设计 是近十年来主要的研究领域, 目前处于国际一流水平. 自2006 在IEEE Transaction on Nuclear Science 期刊上首次提出利用 FPGA 的进位链实现时间内插方法的思路以来,大幅度提高了 时间-数字变换的时间分辨精度.该时间内插的设计方法已成为当前国内外基于 FPGA 的高 精度时间-数字变换电路设计的主流技术路线,在各国粒子物理实验室中得到广泛使用.近4几年带领课题组在这一领域中开展了多方面、 多层次的深入研究, 取得了一系列的重要进展, 继续引领该领域的技术发展和多方面应用. 1) 继续在高精度 TDC 电路的实现方法上深入探索 先后研究了时间平均、多条延迟链时间内插和数字游标卡尺(Vernier)时间内插方法, 以及多种方法并用的尝试;

在理论上分析、推导了时间平均方法和多条延迟链时间内插的最 佳时间分辨的公式,并在实际的 TDC 电路上进行了很好的验证,发展了好于 10ps 时间分辨 的TDC 电路.最佳时间分辨的理论公式对于优化 TDC 性能具有很好的指导性意义. 对时间-数字变换电路中的快速编码算法进行了深入研究,在1-2 个时钟周期内将温度 计码转换为标准的二进制码,有效降低 TDC 电路的 死时间 ,提高双脉冲时间分辨能力. 分析了并测试了实际 FPGA 芯片的非线性特征和温度特征曲线, 发展了相应的温度和非线性 补偿算法,并在具体的 TDC 电路进行了验证.温度和非线性补偿算法可以有效提高基于 FPGA TDC 的时间测量精度.提出了单 TDC 测量通道同时精密测量脉冲信号的前、后沿的 新思路,发展了电路具体实现的技术路线,以获取精密的 TOT 时间.这种新方法比传统技 术路线节省了一半 FPGA 内部资源, 相当于在保持 TDC 测量精度的同时将 TDC 测量通道数 提高了一倍.进行了所谓 Trigger Match 的方法研究,以实现粒子物理实验所需的触发流 水线作业,提高 TDC 芯片的高事例率能力.该研究主要是进行基于 FPGA 内部 CAM 存储 器的查找模块设计.利用 CAM 存储器的关键字搜索性能,快速进行触发匹配搜索,读取匹 配地址的数据,在庞大的数据缓冲区快速读出符合触发条件的时间测量数据. 2) 基于时钟分相技术的高集成度、高精度 TDC 研究 对于要求通道数多,但时间测量精度要求不是非常高的应用(数百 ps,ns 数量级) ,采 用基于多相时钟技术的时钟内插方法,在价格便宜的低端 FPGA 实现 细 时间测量.在保 证其时间测量分辨性能上,大幅提高 TDC 测量通道数.我们重点发展、优化了两类技术: a) 利用新型 FPGA 的片内时钟管理单元构建高精度的多相时钟 (分相时钟) , 相应构 建高频多相同步二进制数字计数器,m 个时钟分相时钟和 m 个计数器可以实现 m 倍时间内 插,将时间分辨提高 m 倍;