PDF《AN61546》

3 3 晶振谐振频率 图3显示的是晶振的电抗频率特性图.晶振具有两个谐振频率,即为串联谐振和并联谐振. 图3. 晶振谐振频率 当晶振在串联谐振模式下工作时,它是纯电阻电路,并感抗 L1 等于容抗 C1.由于这些阻抗的相位相差 180°,所以他们 相互抵消,R1 便成为晶振终端之间的阻抗. 串联谐振频率(fs)是由公式

1 计算得到的. 公式

1 ?? =

1 2?√?1C1 当发生串联谐振时,反应阻抗的影响极小,该电路是具有最小等效阻抗的电阻电路,因此消耗的电流也是最大的. 当晶振在并联谐振模式下工作时,电感器 L1 会影响晶振端子之间的总电容.这也被称为反谐振频率,并可以通过下面 的公式

2 来确定. 公式

2 ?? =

1 2?√?1 ?1 (?0+??) ?1+(?0+??) 该公式结合了 C0 和CL 的并联电容,其中 CL 是晶振制造商指定的负载电容,如图

5 所示. 当晶振以反谐振频率工作时,它的阻抗最大,并且电流最低.大多情况下,晶振的设计谐振频率为 fs <

f <

fa,并且 fs 和fa 间的频率范围被称为 常见并联谐振区 或 并联谐振 . 3.1 等效串联电阻 ESR 是晶振以串联谐振频率(fs)工作时呈现的电阻.它不一定是图

2 中显示的 R1 值.可以使用下面的公式

3 来计算 振荡器电路中的 ESR. 公式

3 ???, ?? = ?1 (1 + ?0 ?? )

2 通常,将石英晶振调整到所指定的谐振频率时,需要监控该值.有时将 RS 指定为最大电阻,并用于确定振荡器的驱动 电平(如驱动电平一节中所述). 3.2 晶振品质因素 由于晶体的压电效应,所以,当施加电场时,将会发生位移.当晶振变形时,会产生相反的效应,并且晶振电极上会产 生电能.从晶振电极的角度来看,机械谐振晶振作为电谐振电路.因此,晶振的行为类似于调谐电路,并且可以存储能 量.通过定制晶振的品质因素(Q),您可以量化存储的能量.可以通过公式

4 确定晶振的 Q 值. 非易失性静态随机存取存储器(nvSRAM)实时时钟(RTC)的设计指南和最佳实践 www.cypress.com 文档编号: 001-92100 版本*B

4 公式

4 ? = ??1 ?1 =

1 ω?1?1 其中: ??1 = 电感产生的阻抗(L1) 1/??1 = 电感在晶振的工作频率下所产生的阻抗(C1) 3.3 驱动电平 驱动电平是指晶振的功耗.晶振规范文档定义了晶振可以承受的最大驱动电平.过度驱动晶振可能会使其过度老化、频 移发生或石英断裂,并最终导致失败.设计者应确保电势差不能超过晶振的最大额定驱动电平.再次,需要保持必要的 最小驱动电平,以使振荡器能够启动并稳定操作. 通过公式 5,可以计算晶振的功耗. 公式

5 ? = 2?1[ π f (?0 + ??)????]? 其中: VRMS = 经过晶体的电压均方根值(RMS) f = 晶体振动的额定频率 大多数 RTC 晶振的最大功耗为

1 μW. 非易失性静态随机存取存储器(nvSRAM)实时时钟(RTC)的设计指南和最佳实践 www.cypress.com 文档编号: 001-92100 版本*B

5 4 nvSRAM RTC 时钟振荡器电路 nvSRAM RTC 中使用的振荡器是基于 CMOS 反相器的 Pierce 型振荡器,如图

4 中所示.反相器作为 AB 类放大器使 用,并提供大约 180°的相移,使输入转为输出;

由晶振、CINT1 和CINT2 组成的 π 网络则提供其他 180°的相移,使输出 转为输入.因此,循环的总相移为 360°.这样就可以满足维持震荡的其中一个条件.维持振荡的其他条件要求闭环增 益必须大于 1.反相器周围的电阻 RF 提供了负向反馈,并设置了靠近中间供电电压的反相器偏置点,所以会在高增益 线性区域中运行反相器.RF 电阻值较高,通常为几个兆欧. 图4. Pierce 型振荡器 Pierce 型振荡器使用了一个在并行模式下工作的晶振.晶振的额定频率是在特定负载条件下得到定义的.要想使晶振 以所指定的频率工作,应用电路板的设计要满足 PCB 上晶振焊盘(XIN 和XOUT)的负载电容等于所指定的晶振负载. 4.1 负载电容 负载电容(CL)是指震荡电路在晶振引脚上测量到的电容性负载.图5描述了在无晶振情况下在 XIN 和XOUT 引脚上测 量到的电容 CL.CINT