PDF《AD7091R-2/AD7091R-4/AD7091R-8》

10 kHz正弦波 fIN =

1 kHz正弦波 ?3 dB时?0.1 dB时 直流精度 分辨率 积分非线性(INL) 差分非线性(DNL) 失调误差 失调误差匹配 失调误差漂移 增益误差 增益误差匹配 增益误差漂移 VDD ≥ 3.0 V VDD ≥ 2.7 V 保证12位无失码 TA = 25°C TA = 25°C TA = 25°C TA = 25°C 模拟输入 输入电压范围 直流漏电流 输入电容1 采集阶段 采集阶段之外 基准电压输入/输出 REFOUT

2 REFIN

2 温漂 上电时间 内部基准输出,TA = 25°C 外部基准输入 CREF = 2.2 ?F 逻辑输入 输入高电压(VIH ) 输入低电压(VIL ) 输入电流(IIN) 典型值10nA,VIN =0V或VDRIVE 逻辑输出 输出高电压(VOH ) 输出低电压(VOL ) 浮空态泄漏电流 输出编码 AD7091R-2/AD7091R-4/AD7091R-8

600 ns

400 ns

1 MSPS 2.7 5.25 V 2.7 5.25 V 1.8 5.25 V

22 50 ?A 21.6

46 ?A

500 570 ?A

450 530 ?A 0.550

17 ?A 0.550

6 ?A 0.435

15 ?A

2 4 ?A

1 3.5 ?A

30 70 ?A

10 15 ?A

1 ?A

1 ?A 0.130 0.290 mW 0.070 0.149 mW 2.8 3.4 mW 1.4 1.7 mW

3 95 ?W

3 33 ?W 1.4

50 ?W Rev. A | Page

4 of

41 转换速率 转换时间 瞬态响应 吞吐速率 满量程阶跃输入 参数 测试条件/注释 最小值 典型值 最大值 单位 电源要求 VDD VDRIVE VDRIVE 范围3 IDD 正常模式―静态4 正常模式―工作状态 省电模式 IDRIVE 正常模式―静态5 正常模式―工作状态 省电模式 总功耗6 正常模式-静态 正常模式―工作状态 省电模式 额定性能 功能型 VIN =

0 V VDD = 5.25 V VDD =

3 V VDD = 5.25 V, fSAMPLE =

1 MSPS VDD =

3 V, fSAMPLE =

1 MSPS VDD = 5.25 V VDD = 5.25 V,TA = ?40°C至+85°C VDD =

3 V VIN =

0 V VDRIVE = 5.25 V VDRIVE =

3 V VDRIVE = 5.25 V, fSAMPLE =

1 MSPS VDRIVE =

3 V, fSAMPLE =

1 MSPS VDRIVE = 5.25 V VDRIVE =

3 V VIN =

0 V VDD = VDRIVE = 5.25 V VDD = VDRIVE =

3 V VDD = VDRIVE = 5.25 V, fSAMPLE =

1 MSPS VDD = VDRIVE =

3 V, fSAMPLE =

1 MSPS VDD = 5.25 V VDD = 5.25 V,TA = ?40°C至+85°C VDD = VDRIVE =

3 V

1 样片在初次发布期间均经过测试,以确保符合标准要求.

2 指参数中多功能引脚的单个功能时,只会列出引脚名称中与规格相关的部分.要了解多功能引脚的全部引脚名称,请参见 引脚配置和功能描述 部分.

3 器件可争产工作,符合动态性能/直流精度规格,VDRIVE 低至1.8 V,但器件无法实现1 MSPS吞吐速率.

4 SCLK工作在突发模式下,CS为空闲高电平.使用自由振荡SCLK且CS拉低时,IDD 静态电流会增加30 ?A(典型值,VDD = 5.25 V).

5 SCLK工作在突发模式下,CS为空闲高电平.使用自由振荡SCLK且CS拉低时,IDRIVE 静态电流会增加32 ?A(典型值,VDRIVE = 5.25 V).

6 总功耗包括VDD 、VDRIVE 和REFIN (见注释2). AD7091R-2/AD7091R-4/AD7091R-8 表2. 参数 符号 最小值 典型值 最大值 单位 转换时间:CONVST下降沿至数据可用 tCONVERT

600 ns 采集时间 tACQ

400 ns 两次转换间隔(正常模式) tCYC

1000 ns CONVST脉冲宽度 tCNVPW

10 500 ns SCLK周期(正常模式) tSCLK ns VDRIVE 高于2.7 V

16 ns VDRIVE 高于1.8 V

22 ns SCLK周期(链模式) tSCLK ns VDRIVE 高于2.7 V

20 ns VDRIVE 高于1.8 V

25 ns SCLK低电平时间 tSCLKL

6 ns SCLK高电平时间 tSCLKH

6 ns SCLK下降沿至数据仍然有效 tHSDO

5 ns SCLK下降沿至数据有效延迟时间 tDSDO VDRIVE 高于4.5 V

12 ns VDRIVE 高于3.3 V

13 ns VDRIVE 高于2.7 V

14 ns VDRIVE 高于1.8 V

20 ns 转换结束至CS下降沿 tEOCCSL

5 ns CS低电平到SDO使能 tEN