PDF《AN70707》

6 图2. 去耦电容的位置 表3显示的是离 FX3 电源引脚最近的陶瓷电容的特殊要求. 表3. 电源去耦的要求 电压域(引脚编号) 引脚组中的各批量电容 每个引脚上的去耦电容 VDD(B

10、J11)

22 ?F 0.01 ?F 和0.1 ?F VDD(H

1、L

7、F

11、L5) 0.1 ?F VDD(C

3、E9) 0.01 ?F AVDD(A7) 2.2 ?F 0.1 ?F U3RXVDDQ(A2)

22 ?F 0.1 ?F U3TXVDDQ(B5)

22 ?F 0.1 ?F CVDDQ(B6) 0.01 ?F 和0.1 ?F VIO1(L

9、H11) 0.01 ?F 0.1 ?F VIO2(F1) 0.01 ?F 和0.1 ?F VIO3(E3) 0.01 ?F 和0.1 ?F VIO4(B1) 0.01 ?F 和0.1 ?F VIO5(C11) 0.01 ?F 和0.1 ?F VBUS(E11) 0.1 ?F 4.2 电涌和供电设计 第一次使能 USB3.0 超高速 PHY 或发生复位事件时,大约在

10 ?s 时间内,将在 1.2 V U3RXVDDQ 和U3TXVDDQ 上 生成电涌.该电流可达

800 mA.为了确保电涌不会从 1.2 V 电源下降到不可接受的电压值,在设计供电网络时必须十 分慎重. 如果 VDD 内核电源也使用了相同的 1.2 V 电源,则必须确保该电源的电平不会降得太低.否则,该电流将激发到片上 加电复位(POR)电路,从而复位整个芯片.在200 ns 的时间内,如果 1.2 V 的内核 VDD 电压下降到低于 0.83 V 的值,则POR 电路将被破坏.必须设计 1.2 V 电源网络,以便在发生电涌事件时,VDD 不会低于 0.83 V.为了达到此目 的,需要结合使用去耦电容(如数据手册中所指定)、电感器扼流圈和电压调节器的输出阻抗. 下面的示例波形显示的是发生电流尖脉冲时的电涌(图4)和VDD 电平的降低(图5).该结果是通过使用 TPS76801QD 电压调节器、2.2 uF 去耦电容和扼流圈从非优化的电源设计中所得到的,具体如图

3 所示. EZ-USB? FX3?/FX3S?硬件设计指南和原理图检查表 www.cypress.com 文档编号: 001-88725 版本 *C

7 图3.非优化的电源设计 图4. 电涌(80 mV / 0.1 ? =

800 mA) U3RXVDDQ U3TXVDDQ VDD FX

3 0.1?F 2.2?F 0.1?F 2.2?F 0.1?F 2.2?F L 扼流圈 L 扼流圈 L 扼流圈 稳压器 TPS76801QD V1P2 EZ-USB? FX3?/FX3S?硬件设计指南和原理图检查表 www.cypress.com 文档编号: 001-88725 版本 *C

8 图5. 1.2 V 的电压降低(200 mV) 相反,下面图

6 显示的优化电源设计,虽然使用了相同的电压调节器(TPS76801QD),但电容使用的是

22 uF 去耦 电容,并清除了 VDD 电源中的扼流圈.该设计表示已降低了浪涌电流(图7)并改善了电源的降低(图8). 图6. 优化的电源设计 图7. 电涌(320 mA) EZ-USB? FX3?/FX3S?硬件设计指南和原理图检查表 www.cypress.com 文档编号: 001-88725 版本 *C

9 图8. 1.2 V 的电压降低(112 mV) 用户可以选择具有相同规格的任何电压调节器.........