PDF《PHY——内部接口协议》

每周原创技术文章,互动交流月月有奖 全球最大的高速 PCB 设计中心 设计、生产一站式硬件创新平台 最新文章:http://www.

edadoc.com/cn/TechnicalArticle/ PHY――内部接口协议 上周我们把 MAC 到PHY、PHY 到PHY 这两个子层之间的通信框架拎出来,把它们放在一个框图下,如下图 所示: 图1MAC 与PHY 框架 今天来讲讲这个 PHY 的内部、及其内部各个模块间的接口协议.PHY 它包含了多个功能模块,功能模块的多 少会因需要的不同而有所增减,比如: 只有 10GBase-R、40GBase-R、100GBase-R 的PCS 需要 FEC;

40GBase-R 的PCS 需要

2 个PMA、100GBase-R 的PCS 需要

3 个PMA;

只有≥1Gbps 以上的背板应用场景才会用到 AN. 1. 功能模块介绍 我们知道 PHY 在OSI(开放式系统互连)参考模型下,属于物理层,PHY 由多个模块组成,各个功能模块 的作用如下: 每周原创技术文章,互动交流月月有奖 全球最大的高速 PCB 设计中心 设计、生产一站式硬件创新平台 最新文章:http://www.edadoc.com/cn/TechnicalArticle/ ? PLS:PHYSICALSUBLAYER SIGNALING,对MAC 给的信息进行传递,只在 1MB/S、10MB/S 的应用场景才 出现;

? PCS:PHYSICAL CODING SUBLAYER,对MAC 给的信息进行编码,应用于≥100 MB/S 的应用场景,比如完 成8B/10B、64B/66B、256B/257B 编码;

? FEC:FORWARD ERROR CORRECTION,前向纠错,与10GBASE-R、40GBASE-R 的PCS 搭配;

? RS-FEC:REED-SOLOMON 前向纠错,比单纯的 FEC 纠错能力更强,与100GBASE-R 的PCS 搭配,采用 256B/257B 编码;

? PMA:PHYSICAL MEDIUM ATTACHMENT, ? PMD:PHYSICAL MEDIUM DEPENDENT, ? AN: AUTO-NEGOTIATION FUNCTION,自动协商,使背板两侧的 DEVICE 能够互换信息以发挥出彼此最大的 优势;

2.模块间的接口定义 1)PLS 与PMA 间的接口,称之为 AUI(Attachment Unit Interface);

2)PCS 与FEC 间的接口,称之为 XSBI:10Gigabit Sixteen Bit Interface;

3)PMA 与PMA 间的接口,可以是 chip to chip,也可以是 chip to module,有两种: XLAUI:40 Gigabit Attachment Unit Interface,4 条lane,每条 lane 的数率是 10.3125Gbps;

CAUI:100 Gigabit Attachment Unit Interface,10 条lane,每条 lane 的数率是 10.31250Gbps;

4)PMA 与PMD 间的接口,称之为 nPPI(Parallel Physcial Interface). nPPI 特定出现在 PMD 所接的媒介是光纤的情况下,比如 40GBase-SR

4、100GBase-SR

10、40GBase-LR4 协议.也就是说这种情况下的 PMD 是光模块,nPPI 就必然是一种 chip to module 间的接口,这也是 IEEE802.3 标准与 OIF_CEI 标准兼容的地方之一.nPPI 按照通道数量的不同分成两种. ? XLPPI:40 Gigabit Parallel Physcial Interface,4 条lane,每条 lane 的数率是 10.3125Gbps;

? CPPI:100Gigabit Parallel Physcial Interface,10 条lane,每条 lane 的数率是 10.3125Gbps;

3.接口协议对通道的要求 每周原创技术文章,互动交流月月有奖 全球最大的高速 PCB 设计中心 设计、生产一站式硬件创新平台 最新文章:http://www.edadoc.com/cn/TechnicalArticle/ 我们了解了这么多 PHY 内部的接口, 对于很多人, 最关心的还是产品设计该怎么做?不同接口的通道 (channel) 衰减多少能满足要求?下面就用简单粗暴地方式来一一列举,都是干货啊!开始划重点了! 1)PLS 与PMA 间的 AUI 接口 2)PCS 与FEC 间的 XSBI 接口 对通道没有给出无源的要求,但对接收端的信号质量和时序有要求,测试工程师应该喜欢这张标准定义方式. 3)PMA 与PMA 间的 XLAUI、 CAUI 接口 ? 如果是用于 chip to chip 的场景,则对 channel 的要求如下所示: 每周原创技术文章,互动交流月月有奖 全球最大的高速 PCB 设计中心 设计、生产一站式硬件创新平台 最新文章:http://www.edadoc.com/cn/TechnicalArticle/ 每周原创技术文章,互动交流月月有奖 全球最大的高速 PCB 设计中心 设计、生产一站式硬件创新平台 最新文章:http://www.edadoc.com/cn/TechnicalArticle/ 如果是用于 chip to module 的场景,则channel 分为 host、connector、module 三部分,如下图所示: 每周原创技术文章,互动交流月月有奖 全球最大的高速 PCB 设计中心 设计、生产一站式硬件创新平台 最新文章:http://www.edadoc.com/cn/TechnicalArticle/ 下面是对 host 插损的详细要求: 下面是对 Module 插损的详细要求: 每周原创技术文章,互动交流月月有奖 全球最大的高速 PCB 设计中心 设计、生产一站式硬件创新平台 最新文章:http://www.edadoc.com/cn/TechnicalArticle/ 4)PMA 与PMD 间的 nPPI(XLPPI、CPPI) 接口 下面是对 host 部分的详细要求: 每周原创技术文章,互动交流月月有奖 全球最大的高速 PCB 设计中心 设计、生产一站式硬件创新平台 最新文章:http://www.edadoc.com/cn/TechnicalArticle/ 用插损、回损的表达方式对通道做要求,一部分工程师对于此感觉依然是云里雾里,看着这些所谓的 dB 完全 不理解,那么下面还一种更为大家熟悉的方式:眼图,这也是在产品测试阶段最直观的标准.对于 XLAUI、 CAUI、nPPI 接口眼图标准如下所示: PHY 子层内部接口今天就介绍到此, 下周我们开始讲讲两个 PHY 之间的传输协议, 通过背板、 光纤传输的 10G、 25G 信号有什么要求,比如 10GBase-KR、100GBase-KR4 等协议. 【关于一博】 一博科技成立于