PDF《应用 CPLD 和DSP的人机接口模块设计》

所有输出都提供 24mA驱动 能力 ;

XC95144XL有100个宏单元、 3200个可用门和

144 个寄存器;

实现在系统编程 ,所有器件都支持 IEEE1149 (JTAG)边界扫描 ;

最小编程 /擦除周期为 10000次. 其中 ,DSP与CPLD 的连接是通过 DSP的外部存 储器接口实现的.通过 / IS管脚将其扩展到外部 I/O 空间 ,数据总线的高 8位和地址总线的低 8位与 CPLD 相连 ,并且将 DSP 的CLKOUT引脚与 CPLD 的IO/GCK2连接 ,为CPLD提供时钟源 ,由于 CLKOUT输出 的频率非常高 ,所以 DSP与CPLD 的连线应该尽量 短 ,而且要做一些抗干扰的处理 , X I NT2是DSP的中 断引脚 ,它的作用是当 CPLD确定键盘按键的数值后 , 利用中断将键值传送到 DSP中. CPLD硬件结构设计如图 1所示. 图1CPLD硬件电路原理

2 液晶显示模块的硬件设计 由于 LCD具有低功耗、 体积小、 质量轻、 超薄等诸 多其他显示器无法比拟的优点 ,它广泛用于各种智能 型仪器和低功耗电子产品中.对于数据采集系统 ,液 晶显示模块的主要功能是显示系统的采样速率及试 样所受的应力值.为了解决快速 DSP和慢速外设之 间接口的问题 ,根据上述分析系统采用了以 CPLD 为 桥梁的液晶显示模块.

211 液晶显示模块的选择 1)数显液晶模块 :这是一种由段型液晶显示器件 与专用的集成电路组装成一体的功能部件 ,只能显示 数字和一些标识符号. 2)液晶点阵字符模块 :它由点阵字符液晶显示器 和专用的行列驱动器及必要的连接件、 结构件装配而 成 ,可以显示数字和西文字符 ,一般本身具有字符发 生器.这种模块的点阵排列是由

5 * 7或5*8,

5 *

1 的一组像素点阵排列而成的.每组为一位 ,每位间有 一点间隔 ,每行间也有一点的间隔 ,所以不能显示图形. 直剪仪数据采集系统的显示特点是不仅能显示 模拟拉剪的过程 ,也要能显示中文、 西文操作菜单和 各种测量数据 ,所以以上两种液晶显示模块均不符合 本仪器的显示要求. 本文选用的是大连东福的 EDM240128F点阵图 形LCD.它的最大特点是具有独特的硬件初始值设 置功能 ,显示驱动所需的参数如占空比系数 ,驱动传 输的字节数 /行以及字符的字体选择等均由引脚电平 设置 ,这样初始化在通电时就已经基本设置完成 ,软 件操作的主要精力就可以全部用于显示画面的设计 上 ,可以图形方式、 文本方式及图形和文本合成方式 进行显示 ,以及文本方式下的特征显示 ,还可以实现 图形拷贝操作.它采用 T6963C内核控制器 ,图 2所 示为液晶显示模块硬件设计的原理图. 图2液晶显示模块的硬件设计原理

212 电平转换芯片的选择 CPLD为313V 的器件 ,而LCD 是5V 的器件 ,为了CPLD和LCD之间的电平匹配 ,需要借助电平转换 芯片来完成从 313V 到5V 之间的相互转换.选择的 电平转换芯片是 TI公司的 SN74LVC4245A芯片 ,这个 芯片的数据传输方向是双向的 ,在引脚 D I R 的作用 下,既可以实现从 313V向5V转换 ,也可以实现从 5V

4 0

1 仪器仪表 /检测 /监控 现代制造工程 2007年第 2期图3键盘的硬件原理图 向313V转换. 为了液晶模块能够正确地工作 ,液晶需要通电复 位.本设计中采用的字体是

8 * 8点 ,所以在硬件电路 设计时将 FS引脚拉低. 在硬件设计时 ,需要注意的问题 : 1)在VDD对地 (VSS)间接

011 μF左右电容去耦 ,接10 μF或20 μF电 容滤波 ;