PDF《以CMOS 图像传感器为核心的焦面电路设计》

2 可以看到,这款图像传感器主要由以下几个部分组成:一个像素阵列单元,一个 X 方向的寻址寄存器和两个 Y 方向的寻址寄存器,列放大器,模拟转换开关,模拟输出放 大器,ADC 及序列发生器.其工作的流程如下: 首先对传感器进行全局复位, 需要产生一个至少

5 个时钟周期的复位信号, 以确保片载 序列发生器和时序电路正常复位,所有内部寄存器清零. 接下来要对寄存器进行配置.这款传感器有

12 个16bit 的内部寄存器,高4位是地址 位,低12 位是数据位.寄存器的值决定着相机的工作状态,需根据要求进行设定.寄存器 的配置方式有并行和串行两种方式,可根据要求进行选择. 配置完后,传感器就可以正常进行工作了.在同步快门的模式下,当SS_START 信号 产生时开始进行光积分, 当积分时间达到寄存器中设定的值时 S_STOP 信号产生, 下来就可 以进行像素的依次读出了.在卷帘快门模式下,右侧的 Y 寻址寄存器指向正在复位的行, 左侧的 Y 寻址寄存器指向正在读出的行,它们之间的间隔由所设定的积分时间来决定.每 帧和每行的开始都需要一个同步信号.当读到最后一行时,会产生一个持续一个行周期的 LAST_LINE 信号,标志着一帧图像的读出结束 ]

4 [ .经过列放大器放大的像素信号通过由 X 寻址寄存器控制的模拟转换开关的选择, 再通过输出放大器就可以输出最终的模拟信号. 把 这个信号通过外部与 ADC 相连,就可以输出 10bit 的数字信号 ]

5 [ .该ADC 在电气上与图像 传感器分离,所以也可以直接输出模拟信号或采用外部 ADC. 2.2 FPGA 时序控制模块 本设计选用 Xilinx 公司的 Spartan3 系列 FPGA 芯片 XC3S50 作为硬件设计平台.采用VHDL 硬件描述语言,根据自顶向下的设计方法 ]

6 [ ,将时序控制部分根据传感器的工作 原理分为

3 个模块:复位模块,寄存器配置模块,快门模块.由于寄存器的配置方式有串行 和并行两种,快门模式有卷帘和同步两种,因而后两模块都可再分为两个小模块.3 个大的 模块有严格的先后关系,必须在前一模块已完成后,才可开始后一模块.图3显示了模块的 划分及其关系 ]

7 [ . 时序控制复位模块寄存器配置模块快门模块并行配置卷帘快门同步快门串行配置图3时序控制模块的划分和模块间的关系 在设计配置模块时, 采用计数器来实现对

12 个内部寄存器的配置. 在设计快门模块时, 可将时序分为不同的状态,采用状态机来实现 ]

8 [ .所设计的同步快门状态转移图如图

4 所示.由于 XC3S50 片上集成有数字时钟管理器(DCM),采用 DCM 可以有效的克服时钟歪斜 和偏移 ]

8 [ ,所以本设计采用 DCM 来产生传感器所需要的系统时钟和 ADC 时钟.采用并行 配置,在同步快门的模式下,所得到的 Modelsim 仿真结果如图

5 所示,满足成像器的时序 要求 ]

9 [ . 图4同步快门的状态转移图 图5并行输入 同步快门 2.3 LVDS 传输模块 在相机的电子学系统设计中,考虑到焦面电路和信号处理器电路之间有一定距离,从 提高信号传输质量的角度考虑,需要将传感器输出的TTL信号转换成LVDS信号进行传输. 传感器输出的信号有3类,即时钟、帧同步信号、数据.传输的最高频率为时钟最高频率: 40MHz.在本设计中,接口器件采用NS公司的DS90LV031ATM.它具有极低的功耗和高达 155Mbps(77.7 MHz)的数据率,可将输入的TTL/CMOS电平转换为±350mV的低压差分信号 输出. 2.4 电源变换模块 由于 IBIS5-A-1300 芯片工作需要提供