PDF《TC358746AXBG/TC358748XBG》

20 2016-04-01 译文 2.1. 典型功耗 Parallel_In ? CSI_Out, 500MHz CSICLk, 1080P @60fps VDDIO (3.3V) VDDC (1.2V) VDD_MIPI (1.2V) 总功率 电流(mA) 0.44 40.4 24.5 功率(mW) 1.452 48.48 29.4 79.33 CSI_In ? Parallel_Out, 500MHz CSICLk, 114MHz PClk ColorBar @60fps VDDIO (3.3V) VDDC (1.2V) VDD_MIPI (1.2V) 总功率 电流(mA) 18.9 13.9 12.3 功率(mW) 62.37 16.68 14.76 93.81 TC358746AXBG/TC358748XBG 11/

20 2016-04-01 译文 3. 外部引脚 3.1. TC358746AXBG 引脚分配说明 TC358746AXBG/TC358748XBG 位于 BGA 引脚封装内.下表列出了 TC358746AXBG/TC358748XBG 信号及其功能. 表3.1 TC358746AXBG/ TC358748XBG 功能信号列表 组别 引脚名称 I/O 类型 初始 (O) 功能 注释 MSEL=0 MSEL=1 系统: 复位&

时钟 (4) RESX I I Sch - 系统复位输入,低电平有效 - REFCLK I I N - 基准时钟输入 (6MHz C 40MHz) - MSEL I I N - 模式选择 1'

b0: CSI-2 RX in C>

Par_out 1'

b1: Par_in ->

CSI-2 TX - CS I I N - 芯片选择,低电平有效 MSEL=

0 (CSI-2 RX in C>

Par_out) - 当CS=0 时,选择芯片 正常运行 - 当CS=1 时,不选择芯片 不能访问内部寄存器, 当0x0004[15]被设置时, 并行输出端口可以为三种状态 MSEL=

1 (Par_in ->

CSI-2 TX) - CS = 0,选择 I

2 C I/F - CS = 1,选择 SPI I/F - MIPI-CSI (10) MIPI_CP I O PHY LP11 MIPI-CSI 时钟有效 - MIPI_CN I O PHY LP11 MIPI-CSI 时钟无效 - MIPI_D0P I O PHY LP11 MIPI-CSI Data

0 有效 - MIPI_D0N I O PHY LP11 MIPI-CSI Data

0 无效 - MIPI_D1P I O PHY LP11 MIPI-CSI Data

1 有效 - MIPI_D1N I O PHY LP11 MIPI-CSI Data

1 无效 - MIPI_D2P I O PHY LP11 MIPI-CSI Data

2 有效 - MIPI_D2N I O PHY LP11 MIPI-CSI Data

2 无效 - MIPI_D3P I O PHY LP11 MIPI-CSI Data

3 有效 - MIPI_D3N I O PHY LP11 MIPI-CSI Data

3 无效 - I2C I/F (2) I2C_SCL I I Sch - I

2 C 串行时钟或 SPI_SCLK 4mA I2C_SDA I I Sch - I

2 C 串行数据或 SPI_MOSI 4mA 并行 端口 I/F (27) PD[23:0] O I N L 并行端口数据 - PD[23:12] 可配置为 GPIO[15:4]

4 mA VVALID O I N L 并行端口 VVALID 信号

4 mA HVALID O I N L 并行端口 HVALID 信号

4 mA PCLK O I N L 并行端口时钟信号

4 mA GPIO (3) GPIO[2:0] I I N - GPIO[2:0] 信号 CSI-2 RX in C>

Par_out - (GPIO[0] 选项为 MCLK 信号) - (GPIO[1] 选项为 CXRST 或INT 信号) - (GPIO[2] 选项为 XShutdown 信号) Par_in ->

CSI-2 TX - (GPIO[0] 选项为 MCLK 信号) - (GPIO[1] 选项为 SPI_SS 或INT 信号) - (GPIO[2] 选项为 SPI_MISO 信号)

4 mA 电源 (9) VDDC (1.2V) NA - - - 用于内核的 VDD(2) - VDDIO (1.8V C 3.3 V) NA - - - 用于 IO 电源支持的 VDDIO(3) - VDD_MIPI (1.2V) NA - - - 用于 MIPI CSI2 的VDD(2) - 接地 注1VSS NA - - - 接地 - TC358746AXBG/TC358748XBG 12/

20 2016-04-01 译文 注1:TC358746AXBG=17, TC358748XBG=25 3.2. TC358746AXBG BGA72 引脚数汇总 表3.2 TC358746AXBG BGA 72引脚数汇总 组名 引脚数 注释 系统

4 - MIPI-CSI

10 - I2C I/F

2 - GPIO

3 - 并行端口 I/F

27 - 电源

9 IO、MIPI 和内核电源 接地

17 - 总计

72 3.3. TC358748XBG BGA80 引脚数汇总 表3.3 TC358748XBG BGA

80 引脚数汇总 组名 引脚数 注释 系统

4 - MIPI-CSI

10 - I2C I/F

2 - GPIO

3 - 并行端口 I/F

27 - 电源

9 IO、MIPI 和内核电源 接地

25 - 总计

80 TC358746AXBG/TC358748XBG 13/

20 2016-04-01 译文 3.4. TC358746AXBG 引脚布置 图3.1 TC358746AXBG BGA72-引脚布置(顶视图) A1 A2 A3 A4 A5 A6 A7 A8 A9 VSS PD17 PD19 PD21 PD23 GPIO2 I2C_SCL MSEL VSS B1 B2 B3 B4 B5 B6 B7 B8 B9 VDDC PD16 PD18 PD20 PD22 GPIO1 I2C_SDA RESX VDDIO C1 C2 C3 C4 C5 C6 C7 C8 C9 PD15 PD14 VSS VSS VSS VSS VDD_MIPI MIPI_D3P MIPI_D3N D1 D2 D3 D7 D8 D9 PD13 PD12 VSS VSS MIPI_D2P MIPI_D2N E1 E2 E3 E7 E8 E9 VSS VSS VDDC VDD_MIPI MIPI_CP MIPI_CN F1 F2 F3 F7 F8 F9 VSS VSS VSS VSS MIPI_D1P MIPI_D1N G1 G2 G3 G4 G5 G6 G7 G8 G9 PD11 PD10 VDDIO VSS VSS VDDIO VDDIO MIPI_D0P MIPI_D0N H1 H2 H3 H4 H5 H6 H7 H8 H9 VDDC PD8 PD6 PD4 PD2 PD0 PCLK GPIO0 CS J1 J2 J3 J4 J5 J6 J7 J8 J9 VSS PD9 PD7 PD5 PD3 PD1 REFCLK VVALID HVALID TC358746AXBG/TC358748XBG 14/