PDF《产品规格书》

48 47 R21 G21

48 49 B9 GND

50 49 B21 GND

50 51 R10 G10

52 51 R22 G22

52 53 B10 R11

54 53 B22 R23

54 55 G11 B11

56 55 G23 B23

56 57 R12 G12

58 57 R24 G24

58 59 B12 VCC

60 59 B24 VCC

60 表3中,A、B、OE、LAT、CLK、C、D、E 这几个信号在 J1~J2 的定义是 一样的,也就是只需要 FPGA 管脚数为 8PINs,而24 组Rx、Gx、Bx 信号独立, 需要 FPGA 管脚数为 72PINs,共需要 8+72=80PINs. 3)28 组并行数据模式 表428 组并行数据模式的 60P 管脚定义 J1 J2

1 C A

2 1 C A

2 3 B OE

4 3 B OE

4 5 LAT CLK

6 5 LAT CLK

6 7 R1 G1

8 7 R15 G15

8 9 B1 R2

10 9 B15 R16

10 11 G2 B2

12 11 G16 B16

12 13 GND R3

14 13 GND R17

14 15 G3 B3

16 15 G17 B17

16 17 R4 G4

18 17 R18 G18

18 19 B4 GND

20 19 B18 GND

20 21 R5 G5

22 21 R19 G19

22 23 B5 R6

24 23 B19 R20

24 25 G6 B6

26 25 G20 B20

26 27 R7 G7

28 27 R21 G21

28 29 B7 VCC

30 29 B21 VCC

30 31 C A

32 31 C A

32 33 B OE

34 33 B OE

34 35 LAT CLK

36 35 LAT CLK

36 37 R8 G8

38 37 R22 G22

38 39 B8 R9

40 39 B22 R23

40 41 G9 B9

42 41 G23 B23

42 http://www.huidu.cn/

5 43 GND R10

44 43 GND R24

44 45 G10 B10

46 45 G24 B24

46 47 R11 G11

48 47 R25 G25

48 49 B11 GND

50 49 B25 GND

50 51 R12 G12

52 51 R26 G26

52 53 B12 R13

54 53 B26 R27

54 55 G13 B13

56 55 G27 B27

56 57 R14 G14

58 57 R28 G28

58 59 B14 VCC

60 59 B28 VCC

60 表4中,A、B、C、OE、LAT、CLK 这几个信号在 J1~J2 的定义是一样的, 也就是只需要 FPGA 管脚数为 6PINs, 而28 组Rx、 Gx、 Bx 信号独立, 需要 FPGA 管脚数为 28*3=84PINs,共需要 6+84=90PINs. 尺寸图 外观说明 http://www.huidu.cn/

6 :1 组2X30PIN 标准通用接口,连接 LED 屏幕

1 :1 组2X30PIN 标准通用接口,连接 LED 屏幕

2 :指示灯接口

3 :电源端子,连接 5V 电源

4 :千兆网口接口

5 技术参数 最小值 典型值 最大值 额定电压(V) 4.2 5.0 5.5 存储温度(℃) -40

25 105 工作环境温度(℃) -40

25 80 工作环境湿度(%) 0.0

30 95 注意事项 1)为确保系统的长期稳定运行,请尽量使用标准的 5V 电源电压供电.