PDF《FPGA CPLD 结构分析》

3000 4000 5000[27 ] 和A ltera 的FL EX8000 10K 系列[29 ] . 对于LU T 2based LM , 主要是研究LU T 的规模对芯片面积和性能的影响. J. Ro se &

S. Singh [2, [3 ] 等人在他们开创性的工作中得 出的结论是: 4输入单输出的LU T 能获得最 优的芯片面积, 在LM 中配备D 触发器优于 用组合逻辑构造D 触发器,LM 的粒度适当 大些有利于布通率和时延的要求. 这个结论 为Xilinx 和Altera 大力发展基于 LU T 的FPGA 提供了很好的理论基础, 并为后来的 研究者多次验证. J. H e &

J. Ro se [4 ] 在此基础 上, 提出32input LU T 和数量42input LU T 的组合, 可以节省15% 的芯片面积, 但是这样 引入了布图的不规则性. 事实上,A ltera 公司 FL EX 系列的结构中4输入的 LU T 是由两 个3输入的LU T 组合而成, 在逻辑模块的某 些配置模式中可以提供两个逻辑函数, 提高 了LM 实现逻辑的灵活性. 而Xilinx 公司的 XC4000结构中将两个4输入LU T 和一个3输 入的 LU T 组合在一起, 使得逻辑模块可以 方便地实现某些高输入端的模块. 图3 基于LU T 的LM 图4 基于 PLD 的LM

312 基于 PLD 的LM CPLD 在基本模块上与简单 PLD 没有 本质区别, 只是丰富和扩展了LM 的功能和 灵活性;

与PLD 不同的是, CPLD 中采用层 次式互连将逻辑模块组成阵列结构, 提高了 芯片的逻辑密度. 基于 PLD 的基本模块如图 ? 1994-2007 China Academic Journal Electronic Publishing House. All rights reserved. http://www.cnki.net

348 黄志军等: FPGA CPLD 结构分析 1998年 4所示. 由一定数量的这种基本模块组合成图 2中的一个逻辑模块组, 组内各模块中的与平 面共享输入端, 基本模块中的或门由乘积项 选择模块决定输入的乘积项, 异或门决定或 门输出是否反相, 可编程的触发器实现时序 功能. CPLD 结构中的乘积项选择模块提供 乘积项分配、 共享、 扩展的功能, 是CPLD 基 本模块区别于简单 PLD 的主要特征, 提高了 CPLD 与或阵列的灵活性. A ltera 的M A X 系列[29 ] 和Xilinx 公司的 XC7000 9000[27 ] 都 是这种 CPLD 结构. 一个 K 个输入、 N 个乘积项、 M 个输出 的PLD 模块, 只需 K *N 个编程管, 而且 PLD 模块简化了连线结构, 在实现高输入端 数的函数时非常有利. 而基于查询表的模块 随着输入端的增加,M O S 管数呈指数增长, 代价十分高昂. 基于 PLD 的模块, 主要需要 确定与或阵列的最佳输入输出端数目. J. Kouloheris 和A. E1 Gam al [2,

5 ] 首先系统地 研究了这个问题, 他们的结论是: 8~

10 in2 put、 3~

4 output、 12~

13 p roduct term 的PLD 阵列具有最好的面积利用率. 之后, A. Kaviani &

S. B row n [6 ] 通过对M CN C Bench2 m ark 电路的分析, 提出了将LU T 和PLD 混 合使用的 H ybrid 结构, 在节省芯片面积、 提 高芯片速度方面都有明显的改善.

313 基于基本门的LM 基于基本门的逻辑模块在资源利用率方 面有很大的优势, 可以提供丰富的寄存器, 而 且适合于V HDL 自动逻辑综合, 使得设计者 可以借助于高层次综合工具来........