PDF《14位、170 MSPS/250 MSPS、 JESD204B模数转换器》

100 ?A 低电平输入电流 全?10 +10 ?A 输入电阻 全26 k? 输入电容 全5pF 数字输出(SERDOUT0+/SERDOUT0?) 逻辑兼容 CML 差分输出电压(VOD ) 全400

600 750 mV 输出失调电压(VOS ) 全0.75 DRVDD/2 1.05 V 数字输出(SDIO/FD4 ) 高电平输出电压(VOH ) IOH =

50 ?A 全1.79 V IOH = 0.5 mA 全1.75 V IOH = 2.0 mA 全1.6 V 低电平输出电压(VOL ) IOL = 2.0 mA 全0.25 V IOL = 1.6 mA 全0.2 V IOL =

50 ?A 全0.05 V

1 上拉.

2 需要外部上拉电阻.

3 下拉.

4 兼容JEDEC标准JESD8-7A. AD9683 Rev.

0 | Page

8 of

44 开关规格 表4. AD9683-170 AD9683-250 参数 符号 温度 最小值典型值最大值 最小值典型值最大值 单位 时钟输入参数 转换速率1 fS 全40

170 40

250 MSPS SYSREF±建立时间到CLK±2 上升沿 tREFS 全300

300 ps 从CLK±2 上升沿开始的SYSREF±保持时间 tREFH 全40

40 ps SYSREF±建立时间到RFCLK±上升沿2 tREFSRF 全400

400 ps 从RFCLK±上升沿开始的SYSREF±保持时间2 tREFHRF 全00ps CLK±脉冲高电平宽度 tCH 一分频模式,DCS使能 全2.61 2.9 3.19 1.8 2.0 2.2 ns 一分频模式,DCS禁用 全2.76 2.9 3.05 1.9 2.0 2.1 ns 二分频至八分频模式 全0.8 0.8 ns 孔径延迟 tA 全1.0 1.0 ns 孔径不确定(抖动) tJ 全0.16 0.16 ps rms 数据输出参数 数据输出周期或单位间隔(UI) 全20 * fS

20 * fS 秒 数据输出占空比 25°C

50 50 % 数据有效时间 25°C 0.82 0.78 UI PLL锁定时间 tLOCK 25°C

25 25 ?s 唤醒时间 待机 25°C

10 10 ?s ADC(省电模式)3 25°C

250 250 ?s 输出(省电模式)4 25°C

50 50 ?s SYNCINB±下降沿至K.28首字符 全44多帧 CGS阶段的K.28字符持续时间 全11多帧 流水线延迟 JESD204B(延迟) 全36

36 周期5 快速检测(延迟) 全77周期5 通道速率 全3.4

5 5 Gbps 不相关有界高概率(UBHP)抖动 全10

12 ps 随机抖动 3.4 Gbps时全2.4 ps rms

5 Gbps时全1.7 ps rms 输出上升/下降时间 全60

60 ps 差分端接电阻 25°C

100 100 ? 超范围恢复时间 全33周期5 AD9683

1 转换速率指分频之后的时钟速率.

2 时序图参见图3.

3 ADC唤醒时间指ADC从掉电模式返回正常工作模式所需的时间.

4 输出唤醒时间指JESD204B输出从掉电模式返回正常工作模式所需的时间.

5 周期指ADC转换速率周期. Rev.

0 | Page

9 of

44 时序规格 表5. 参数 测试条件/注释 最小值 典型值 最大值 单位 SPI时序要求 见图67 tDS 数据与SCLK上升沿之间的建立时间

2 ns tDH 数据与SCLK上升沿之间的保持时间

2 ns tCLK SCLK周期

40 ns tS CS与SCLK之间的建立时间

2 ns tH CS与SCLK之间的保持时间

2 ns tHIGH SCLK应处于逻辑高电平状态的最短时间

10 ns tLOW SCLK应处于逻辑低电平状态的最短时间

10 ns tEN_SDIO 相对于SCLK下降沿,SDIO引脚从输入状态切换到输出状态 所需的时间(图中未显示)

10 ns tDIS_SDIO 相对于SCLK上升沿,SDIO引脚从输出状态切换到........