PDF《MX3080E, MX3081E, MX3082E,》

200 ns 差分接收器输出的上升和下降 时间不对称度tDPLH- tDPHL tRSKEW 图7和8,CL=15pFVID≥ 2.0V,VID≤15ns ±30 ns 最大数据速率 fMAX

115 kbps 接收器使能到输出低 tRZL 图4和9,S1=-1.5V,S2 接VCC

50 ns 接收器使能到输出高 tRZH 图4和9, S1=+1.5V,S2接GND

50 ns 接收器从低到无效时间 tRLZ 图4和9, S1=-1.5V,S2 接VCC

50 ns 接收器从高到无效时间 tRHZ 图4和9, S1=+1.5V,S2接GND

50 ns 从待机到输出高的接收器使能 tRZH(SHDN) 图4和9, S1=-1.5V,S2 接VCC

5500 ns 从待机到输出低的接收器使能 tRZL(SHDN) 图4和9, S1=+1.5V,S2接GND

5500 ns 待机时间 tSHDN 注释

4 50

700 ns 注释 4:参考详细说明中的低功耗关断模式 MX1003.Revision.2012.11

6 MX3080E- MX3088E 驱动器开关特性 MX3083E/MX3084E/MX3085E (500kbps) (如无另外说明,VCC=+5V±10%,TA=TMIN~TMAX,典型值在 VCC=+5V,TA=25℃) 参数 符号 条件 最小 典型 最大 单位 驱动器传输延迟 tDPLH 图2和5,RL=54Ω CL=50pF

200 1000 ns tDPHL

200 1000 驱动器输出的上升和下降时 间不对称度 | tDPLH- tDPHL | tDSKEW 图2和5,RL =54Ω CL=50pF ±140 ns 驱动器上升或下降时间 tDR tDF 图2和5,RL =54Ω CL=50pF

250 900 ns 最大数据速率 fMAX

500 kbps 驱动器使能到输出高 tDZH 图3和6,CL =100pF,S3 闭合

2500 ns 驱动器使能到输出低 tDZL 图3和6, CL =100pF, S2 闭合

2500 ns 从低到驱动器无效时间 tDLZ 图3和6,CL =15pF S2 闭合

100 ns 从高到驱动器无效时间 tDHZ 图3和6,CL =15pF S3 闭合

100 ns 从待机到输出高的驱动器使能 tDZH (SHDN) 图3和6,CL =15pF S3 闭合

5500 ns 从待机到输出低的驱动器使能 tDZL (SHDN) 图3和6,CL =15pF S2 闭合

5500 ns 待机时间 tSHDN

50 700 ns 接收器开关特性 MX3083E/MX3084E/MX3085E (500kbps) (如无另外说明,VCC=+5V±10%,TA=TMIN~TMAX,典型值在 VCC=+5V,TA=25℃) 参数 符号 条件 最小 典型 最大 单位 接收器传输延迟 tRPLH tRPHL 图7和8,CL=15pFVID≥ 2.0V,VID≤15ns

200 ns 差分接收器输出的上升和下降 时间不对称度tDPLH- tDPHL tRSKEW 图7和8,CL=15pFVID≥ 2.0V,VID≤15ns ±30 ns 最大数据速率 fMAX

500 kbps 接收器使能到输出低 tRZL 图4和9,S1=-1.5V,S2 接VCC

50 ns 接收器使能到输出高 tRZH 图4和9, S1=+1.5V,S2 接GND

50 ns 接收器从低到无效时间 tRLZ 图4和9,S1=-1.5V,S2 接VCC

50 ns 接收器从高到无效时间 tRHZ 图4和9, S1=+1.5V,S2 接GND

50 ns 从待机到输出高的接收器使能 tRZH(SHDN) 图4和9,S1=-1.5V,S2 接VCC

5500 ns 从待机到输出低的接收器使能 tRZL(SHDN) 图4和9, S1=+1.5V,S2 接GND

5500 ns 待机时间 tSHDN

50 700 ns MX1003.Revision.2012.11

7 MX3080E- MX3088E 驱动器开关特性 MX3086E/MX3087E/MX3088E (16Mbps) (如无另外说明,VCC=+5V±10%,TA=TMIN~TMAX,典型值在 VCC=+5V,TA=25℃) 参数 符号 条件 最小 典型 最大 单位 驱动器传输延迟 tDPLH 图2和5,RL=54Ω CL=50pF

50 ns tDPHL

50 驱动器输出的上升和下降时 间不对称度 | tDPLH- tDPHL | tDSKEW 图2和5,RL =54Ω CL=50pF

10 ns 驱动器上升或下降时间 tDR tDF 图2和5,RL =54Ω CL=50pF

20 ns 最大数据速率 fMAX

16 Mbps 驱动器使能到输出高 tDZH 图3和6,CL =100pF,S3 闭合

150 ns 驱动器使能到输出低 tDZL 图3和6, CL =100pF, S2 闭合

150 ns 从低到驱动器无效时间 tDLZ 图3和6,CL =15pF S2 闭合

100 ns 从高到驱动器无效时间 tDHZ 图3和6,CL =15pF S3 闭合

100 ns 从待机到输出高的驱动器使能 tDZH (SHDN) 图3和6,CL =15pF S3 闭合