PDF《可编程片上系统 （PSoC®）》

初版 PSoC?

4 PSoC 4100PS 数据手册 可编程片上系统 (PSoC?) 赛普拉斯半导体公司 ?

198 Champion Court ? San Jose, CA 95134-1709 ? 408-943-2600 文档编号:002-23774 版本 ** 修订日期 August 30,

2018 概述 赛普拉斯的 PSoC?

4 是一款可扩展和可重新配置的平台架构,适用于 Arm? Cortex? -M0 + CPU 的可编程嵌入式系统控制器系列.

它 将可编程和可重配置的模拟和数字模块与灵活的自动布线相结合.PSoC 4100PS 是PSoC

4 平台架构的成员.它结合了具有标准通 信和时序外设的微控制器,具有业内最佳性能的电容式触摸感应系统 (CapSense),可编程通用连续时间和开关电容模拟模块以及可 编程连接. 特性 可编程模拟模块 两个专用的模数转换器(ADC) 包括一个

12 位SAR ADC和一个

10 位单斜 ADC 四个运算按放大器、 两个低功耗比较器和一个非常灵活的38通 道模拟复用器,用于创建自定义的模拟前端 (AFE) 两个

13 位电压 DAC. 两个

7 位电流 DAC (IDAC), 用于任何引脚上的通用或电容式传 感应用 CapSense? 电容式感应 赛普拉斯的第四代 CapSense Sigma-Delta (CSD) 感应技术提 供了一流的信噪比 (SNR) 和防水性能 赛普拉斯提供的软件组件使电容式感应设计变为更加简单 硬件自动调校 (SmartSense?) Segment LCD 驱动 所有引脚 (Common 或Segment 引脚 ) 都支持 LCD 驱动 能够在深度睡眠模式下运行,每个引脚拥有

4 位存储器 可编程的数字外设 三个独立的串行通信模块 (SCB),在运行时间可将它配置为 I2C、 SPI 或UART 八个

16 位定时器 / 计数器 / 脉宽调制器 (TCPWM) 模块, 支持中 心对齐、边沿和伪随机等模式

32 位信号处理引擎 高达

48 MHz 的Arm Cortex-M0+ CPU 高达

32 KB 并带有读取加速器的闪存 多达

4 KB 的SRAM 空间 基于描述符的

8 通道 DMA 控制器 低功耗操作 电压范围 : 1.71 V ~ 5.5 V 深度睡眠模式可支持模拟系统正常操作,并为数字系统提供 2.5 ?A 的电流 时钟晶体振荡器 (WCO) 可编程 GPIO 引脚 可将多达

38 个GPIO 配置为模拟、 数字、 CapSense 或LCD 功能,也可以将其配置为可编程驱动模式、驱动强度和斜率等功 能8个智能 I/O,用于在输入和输出信号上实现引脚电平的 Boolean 运算 封装类型: 48引脚QFN、 48引脚TQFP、 28引脚SSOP和45球WLCSP PSoC Creator 设计环境 集成设计环境 (IDE) 提供了原理图捕获设计输入和编译 ( 包括 模拟和数字信号的自动路由 ), 并且通过 Arm-SWD 调试器能够 同时开发固件 已经对基于 GUI 的可配置 PSoC 组件进行了全面的嵌入式初始 化校准和纠正等操作 应用编程接口 (API) 可用于所有固定功能和可编程的外设 工业标准工具的兼容性 输入原理图后, 可以使用基于 Arm 的工业标准开发工具进行开 发软件 初稿 PSoC?

4 PSoC 4100PS 数据手册 文档编号:002-23774 版本 ** 页2/42 更多信息 赛普拉斯在www.cypress.com上提供大量数据,帮助为您的设计选择正确的PSoC器件,并帮助您快速有效地将器件集成到您的设计 中.要获得全面的资源列表,请参阅知识库文章KBA86521,如何使用PSoC 3, PSoC 4, 和PSoC 5LP进行设计.以下是PSoC 4的 简要列表: 概述: PSoC Portfolio, PSoC Roadmap 产品选择器: PSoC 1, PSoC 3, PSoC 4, PSoC 5LP 此外, PSoC Creator 包括一个器件选择工具. 应用笔记: 赛普拉斯提供大量的PSoC应用笔记,涵盖从基础到 高端的大量主题.推荐的PSoC

4 入门应用笔记如下: ? AN79953: PSoC

4 入门 ? AN88619: PSoC

4 硬件设计要素 ? AN86439: 使用 PSoC

4 GPIO 引脚 ? AN57821: 混合信号电路板布局 ? AN81623: 数字设计最佳实践 ? AN73854: Bootloader 简介 ? AN89610: Arm Cortex 代码优化 ? AN85951: PSoC?

4 和PSoC 模拟协处理器 CapSense? 设 计指南 技术参考手册 (TRM) 包括两个文档: ? Architecture TRM 详细描述了各 PSoC

4 功能模块. ? Registers TRM 描述 PSoC

4 寄存器. 开发套件: ? CY8CKIT-147 PSoC? 4100PS原型设计套件使您能够以低 成本对PSoC 4100PS器件进行评估和开发. MiniProg3 器件提供了一个用于进行闪存编程和调试的接口. 软件用户手册: ? 关于使用PSoC Creator的分步指南. 该软件用户指南向您展 示了PSoC Creator编译过程的详细工作过程,如何使用 PSoC Creator的源代码控制等等. 组件数据表: ? PSoC的灵活性允许在设备投入生产后很长时间创建新的外 设 (组件).组件数据表提供选择和使用特定组件所需的所 有信息,包括功能描述,API文档,示例代码和AC / DC规范. 在线资源: ? 除了打印文档外,通过Cypress PSoC 论坛还可以每周7天, 每天24小时与世界各地的PSoC用户和PSoC专家联系. 初稿 PSoC?

4 PSoC 4100PS 数据手册 文档编号:002-23774 版本 ** 页3/42 PSoC Creator PSoC Creator 是免费的基于 Windows 系统的集成设计平台(IDE).通过它可以同时在 PSoC

3、PSoC

4 和PSoC 5LP 的系统中设计 硬件和固件.PSoCCreator通过基于原理图的经典方法设计系统架构,由上百个预验证可用于生产的PSoC组件给与支持.更多信息 请参考list of component datasheets.使用 PSoC Creator,可以执行以下操作: 1. 将组件图标施放到主要设计工作区中,以进行您的硬件系统 设计. 2. 使用 PSoC Creator 集成开发环境 C 编译器对您的应用固件和 PSoC 硬件进行协同设计. 3. 使用配置工具配置组件 4. 浏览 100+ 组件的库 5. 查看组件数据手册 图1. PSoC Creator 中多传感器的示例项目

3 1

2 4

5 初稿 PSoC?

4 PSoC 4100PS 数据手册 文档编号:002-23774 版本 ** 页4/42 目录 功能定义

6 CPU和存储器子系统.6 系统资源.6 模拟模块.7 固定功能数字模块.8 GPIO

8 特殊功能外设.8 WLCSP 封装 Bootloader.8 引脚分布

9 引脚的其他功能

11 电源

13 模式1 : 1.8 V到5.5 V外部电源

13 模式2 : 1.8 V ± 5%外部电源

13 开发支持

14 文档

14 在线支持.14 工具

14 电气规范

15 最大绝对额定值

15 器件级规范

15 模拟外设.19 数字外设.28 存储器.30 系统资源.30 订购信息

33 封装

35 封装图.36 缩略语.38 文档惯例

40 测量单位.40 PSoC 4100PS资格状态.40 修订记录

41 销售、解决方案和法律信息

42 全球销售和设计支持.42 产品

42 PSoC? 解决方案

42 赛普拉斯开发者社区.42 技术支持.42 初稿 PSoC?

4 PSoC 4100PS 数据手册 文档编号:002-23774 版本 ** 页5/42 图2. 框图 PSoC 4100PS 设备能够为硬件和固件的编程、测试、调试和跟 踪提供广泛的支持. Arm 串行线调试 (SWD) 接口支持器件的所有编程和调试功能. 借助完善的片上调试 (DoC) 功能, 可以使用标准的量产器件在最 终系统中进行全面的器件调试.它不需要特殊的接口、调试转接 板、模拟器或仿真器.只需要标准的编程连接,即可全面支持调 试. PSoC Creator 集成开发环境 (IDE) 软件能够为 PSoC 模拟协处理 器设备提供全面集成的编程和调试支持. SWD 接口与工业标准 的第三方工具全面兼容. PSoC 4100PS 系列提供了一个不适用 于多芯片应用解决方案和微控制器的安全级别.它拥有下面优 点: 允许禁用调试功能 稳定的闪存保护功能 允许在片上可编程模块上执行客户专用功能 调试电路默认处于使能状态,并且可以通过固件禁用它.如果未 使能,唯一的使能方法是擦除整个器件,清除闪存保护,然后用 使能调试的新固件对器件进行重新编程.只有在擦除固件后才能 改写调试固件的使能,从而提高安全性. 此外,如某些应用担心网络钓鱼会通过对器件恶意重新编程来进 行欺诈性攻击或试图启动和中断闪存编程序列来击败安全设定的 应用,所有器件接口都可以被永久禁用.当器件的最大安全级别 被使能时,将禁用所有编程、调试和测试接口.因此,已使能器 件安全性的PSoC 4100PS将不能退回进行失效分析. 这是PSoC 4100PS 客户要考虑的地方. Peripherals PSoC 4100PS Architecture 32-bit AHB-Lite CPU Subsystem Deep Sleep Active/Sleep

38 x GPIO, LCD IOSS GPIO (6x ports) Peripheral Interconnect (MMIO) PCLK 8x TCPWM 3x SCB- I2C/SPI/UART 2x LP Comparator CapSense I/ O Subsystem Power Modes SARMUX SAR ADC ( 12-bit) x1 Programmable Analog CTB x2 2x Opamp VDAC (13-bit) x2 DFT Logic Test DFT Analog System Resources Lite Power Clock WDT ILO Reset Clock Control IMO Sleep Control PWRSYS REF POR WIC Reset Control XRES WCO High Speed I/O Matrix, Smart I/O CPU Subsystem SRAM 4KB SRAM Controller ROM

8 KB ROM Controller FLASH 32KB Read Accelerator SPCIF SWD / TC NVIC, IRQMX Cortex M0+

48 MHz FAST MUL System Interconnect (Multi Layer AHB) DataWire / DMA Initiator /MMIO 初稿 PSoC?

4 PSoC 4100PS 数据手册 文档编号:002-23774 版本 ** 页6/42 功能定义 CPU 和存储器子系统 CPU PSoC 4100PS 中的 Cortex-M0 CPU 是32 位MCU 子系统的部 分, 通过扩展的时钟门控来优化该子系统, 从而降低功耗. 此外, 几乎所有指令的长度都为

16 位,并且 CPU 执行 Thumb-2 指令 子集.它包括一个带有

8 个中断输入的嵌套向量中断控制器 (NVIC) 模块和一个唤醒中断控制器 (WIC).通过 WIC 可以将处 理器从深度睡眠模式唤醒,这样,允许芯片处于深度睡眠模式时 关闭供给主处理器的电源. CPU 还包含一个串行线调试 (SWD) 接口 ― JTAG 的2线格式. PSoC 4100PS 的调试配置拥有四个断点 ( 地址 ) 比较器和两个观 察点 ( 数据 ) 比较器. DMA / 数据线 DMA 能够通过用户可编程的描述符链在存储器映射内任意位置 上独立执行数据传输.数据线可将单个数据元素从存储器中某个 位置发送到另一个位置.共有八个 DMA 通道以及一系列可选的 触发源. 闪存 PSoC 4100PS 包含一个闪存模块,该模块的闪存加速器与 CPU 紧密耦合,以缩短闪存模块的平均访问时间.低功耗闪存模块可 在工作频率为48 MHz的情况下实现两个等待状态 (WS) 的访问. 通过闪存加速器,闪存的单周期访问时间平均为 SRAM 访问时 间的 85%. SRAM

4 KB 的SRAM 能够在工作频率为

48 MHz 的情况下进行零等待 状态的访问. SROM 提供了包含引导和配置子程序的

8 KB SROM. 系统资源 电源系统 有关电源系统的详细信息,请参考第

13 页上的电源一节.它可 确保电压电平满足每个相应模式的要求,为此需要进行以下操作 : 延迟进入模式 ( 例如,上电复位 (POR)) 直到电压电平满足要求 以便能够正常工作, 或者生成复位事件 (例如, 欠压检测). PSoC 4100PS 可通过一个外部电源供电, 其电压范围为 1.8 V ±5% ( 外 部稳压 ) 或1.8 V 至5.5 V ( 内部稳压 ).它拥有三种不同的电源 模式,这些模式间的转换由电源系统管理. PSoC 4100PS 提供 了活动模式以及低功耗的睡眠模式和深度睡眠模式. 所有子系统在活动模式下都能运行.CPU 子系统 (CPU、闪存和 SRAM) 在睡眠模式下被时钟门控关闭,但所有外设和中断在发 生唤醒事件时会立即被激活.在深度睡眠模式下,高速时钟和相 关电路都被关闭,从该模式唤醒会需要

35 ?s.运算放大器在深 度睡眠模式下仍可运行. 时钟系统 PSoC 4100PS 的时钟系统为需要时钟的所有子系统提供时钟, 并且通过该时钟系统可以在各种时钟源之间进行切换而不会造成 短时脉冲.此外,该时钟系统可确保不会出现亚稳态情况. PSoC 4100PS 的时钟系统包括内部主振荡器 (IMO)、内部低频 振荡器 (ILO)、一个

32 kHz 时钟晶体振荡器 (WCO),并能够接 入一个外部时钟.该系统提供了各个时钟分频器,用于为外设灵 活生成高精度的时钟. 另外, 还提供了分数分频器, 从而为UART 生成更高数据速率的时钟. 图3. PSoC 4100PSMCU 的时钟架构 通过分频 HFCLK 信号,可以为模拟和数字外设生成同步时钟. PSoC 4100PS 共有

11 个时钟分频器,如上图所示.

16 位的分 频器能够灵活生成精细的频率值 ( 对于较大的分频率, 会使用

24 位的分频器 ). PSoC Creator 完全支持该功能. IMO 时钟源 在PSoC 4100PS 中,IMO 是主要的内部时钟源.在出厂测试过 程中,该时钟源会被校准以达到指定的精度.IMO 的默认频率为

24 MHz,并且能以步径为

4 MHz 从24 MHz 递增到

48 MHz. IMO 的校准容差为 ±2%. ILO 时钟源 ILO 是一个极低功耗的

40 kHz 振荡器, 主要用于为在深度睡眠模 式下工作的看门狗和外设提供时钟. 利用 IMO 校准 ILO 驱动计数 器可以提高精度.赛普拉斯提供了一个用于校准目的的软件组 件. 时钟晶体振荡器 (WCO) PSoC 4100PS 时钟子系统还能够提供一个用于看门狗时序应用 的低频率振荡器 (32 kHz 时钟晶振 ). 看门狗定时器 来自 ILO 的时钟模块为看门狗定时器提供时钟;

这样允许看门狗 在深度睡眠模式下仍能工作.另外,如果超时还未服务该看门 狗,则将生成看门狗复位.看门狗复位被记录在固件可读的复位 原因寄存器内. IMO External Clock HFCLK Divide By 2,4,8 LFCLK ILO WCO Watchdog Counters (WDC) WDT Watchdog Timer (WDT) WDC0 16-bits WDC1 16-bits WDC2 32-bits HFCLK 3X 16.5-bit, 1X 24.5 bit Integer Dividers Fractional Dividers SYSCLK Prescaler 7X 16-bit 初稿 PSoC?

4 PSoC 4100PS 数据手册 文档编号:002-23774 版本 ** 页7/42 复位 可以通过各种源 ( 包括软件复位 ) 复位 PSoC 4100PS. 复位事件 是异步的,用于确保将器件及时恢复到一个已知的状态.复位原 因被记录在寄存器内,该寄存器的内容在复位过程中保持不变, 允许用户通过软件确定复位原因. 将XRES 引脚触发为低电平有 效,保留该引脚以供外部复位使用.XRES 引脚有一个内部上拉 电阻 ( 永远使能 ). 参考电压 PSoC 4100PS 参考系统生成所需要的所有内部参考电压.1.2 V 参考电压被提供给比较器. IDAC 基于 ±5% 参考电压. 模拟模块

12 位SAR ADC

12 位、

1 Msps 的SAR ADC 可在最大为

18 MHz 的时钟速率下 运行,在该频率下进行

12 位数据转换至少需要

18 个时钟................