PDF《Andes e-Report》

November

2017 晶心科技成为第一家 纳入RISC-V相容性 并拓展其产品线至64位元 处理器的主流CPU IP公司 历经市场多方验证 AndeStar?架构再次升级 完整的64位元解决方案 让SoC设计公司缩短上市时间 并降低开发风险 亚洲致?力?於发展?高效率、低功耗、?小?面积、客?户晶片出货量?达23亿颗的嵌入式处理? 器核?心供应商晶?心科技,发表最新?一代AndeStar? V5处理?器架构,并成为商?用主流 CPU IP中第?一家纳入开源RISC-V指令集架构的公司.

AndeStar? V5晶?心第五代指令 集架构?支援64位元处理?器以及广为业界关注的RISC-V指令集架构,使开放、精简、 模组化及可扩充的RISC-V架构正式进入主流SoC应?用.AndeStar?这个12年?来?不断演 进的架构包括许多先进架构设计,例?如能以最少执?行?码达到最强运算效能的?高度优化 编译器,以及CoDense?、 PowerBrake?、StackSafe?创新功能,和客制化指令集 扩充(ACE)、数位讯号处理?(DSP)、?高安全性(Security)扩展指令集等应?用强化单元. ANDES e-Report Copyright(C)

2017 Andes Technology Corp. All Rights Reserved.

1 ? 晶?心科技成为第?一家纳入RISC-V相容 性并拓?展其产品线?至64位元处理?器的 主流CPU IP公司…P.1 ? 晶?心科技系统控制处理?器IP助Wave Computing打造?革命性?人?工智慧DPU 设计…P.

3 ? 倚强萍己途?心科技合作实现CPU最 佳功效化解决?方案 抢占物联?网晶片 市场…P.

4 ? AndesCore?超低功耗、?高效能 N705 CPU核?心获中颖电?子新蓝?牙低 功耗晶片设计采?用…P.

6 ? 卓荣科技选?用晶?心科技N968A CPU IP作为下?一代?音讯编解码器…...…P.

7 Andese-Report November

2017 晶?心既有的处理?器核?心IP系列?产品加上64位元的功能后,将能符合新?一代SoC设计对 ?大於4GB以上记忆体定址能?力?的需求,例?如?高容量?储存设备、?大型网路?系统、深度学 习及?人?工智慧等应?用.使?用AndeStar? V5架构处理?器来?设计的SoC将能充分利??用到晶 ?心科技累积多年?、领先业界的?高效能/低耗电比的特性,使得在?高频运作时更?具优 势.例?如最新的AndesCore? NX25核?心在?一般组态下,使?用TSMC 28nm在最差制程 偏移条件下仍能以17 ?W/MHz的低功耗运?行?到1 GHz以上;

?而电路?最低只需67K逻辑 闸即可运作. 「Time-to-market是所有SoC设计案的重要共同课题,会延迟开发进度的原因之?一是 直觉的去撰写RTL电路?来?整合各个不同IP单元,然后耗费不下於开发这些IP的时间在 验证上,」晶?心科技技术长兼资深研发副总经理?苏泓萌博?士表?示,「新的AndeStar? V5架构对嵌入式64位元SoC设计提供完整的解决?方案,它将RISC-V技术融入晶?心科技 极为成功的AndeStar?架构中,再加上CoDense?、PowerBrake?、StackSafe?创新 的功能,以及ACE、DSP、Security等扩展指令集,在业界标准平台添加多项晶?心专有 功能的整合开发环境及软体?工具链、整合完成的SoC周边平台IP、客?户服务及技术?支 援等,所有这些资源都是设计团在开发可量?产的SoC时藉以提?高产品品质、缩短 time-to-market、以及降低风险的重要关键.晶?心科技在开始规画AndeStar? V5架构 时就考虑到要如何让客?户?一?方?面可以继续使?用晶?心累积多年?建构起的完整?生态系统, 另?一?方?面也能有效利??用RISC-V快速成长中的?生态系统资源,让客?户的产品能充分拥有 这版新指令集架构提供的优势.」 AndeStar? V5 产品?方案的独特优势 晶?心科技是第?一家纳入RISC-V的商?用主流CPU IP公司.AndeStar? V5架构不但将 RISC-V相容性完全纳入,同时也包含多项晶?心独创的便?利?功能及应?用强化单元,?而且 更?具备AndeSight? 整合开发环境提供的完整?支援.客?户能在与V3相同便?利?的环境之 下开发64位元软体.同时,客制化指令集扩充Andes Custom Extension? (ACE)的强 ?大功能,例?如为V5?自动产?生所有所需的开发?工具以及辅助的控制RTL电路?,以及?自动 验证客制逻辑与所定义指令的?行?为是否?一致等,可?大幅简化建立加速应?用指令集的?工作.再者,使?用AndeStar? V5核?心的产品能?支援许多已历经实体验证的晶?心SoC周边 IP和晶?心系统控制平台,以及拥有使?用业界标准电?子设计?自动化?工具及函式库进?行?深 度验证过的效益.除此之外,AndeStar? V5也提供了??高於4GB以上的定址能?力?、64 位元的AXI介?面、通过业界与开源码测试程式压?力?验证的GCC编译器和GDB除错器等 ANDES e-Report Copyright(C)

2017 Andes Technology Corp. All Rights Reserved.

2 November

2017 ?支援.因此AndeStar? V5的完整解决?方案能帮采?用64位元晶?心处理?器的客?户达到最 佳产品效益并缩短开发时程. 产品供应 AndeStar? V5已定义完成,第?一款基於V5的AndesCore? NX25将於今年?第四季推 出.届时将同时提供的相关产品包括AndeSight? IDE,为采?用AndeStar? V5核?心的 SoC提供整合开发环境,以及已预先整合完成的系统控制处理?器平台,它包含最多可 使?用1023个中断讯号的中断控制器,还有晶?心ADP-XC7 FPGA开发板,与晶?心科技专 业的?支援与服务. 晶心科技系统控制处理器IP助Wave Computing 打造革命性人工智慧DPU设计 ?自主研发?小?面积、低功耗、?高效能之32/64位元嵌入式处理?器核?心IP (Intellectual Property)的亚洲领导供应商晶?心科技(TWSE:6533),宣布位於美国加州矽?谷深度学习 (deep learning)新创公司Wave Computing (wavecomp.ai) 其具?革命性的Dataflow Processor Unit (DPU)晶片设计中采?用晶?心科技的系统控制处理?器IP.晶?心科技的处 理?器IP、汇流排架构(bus fabric)、周边装置 IP以及完整开源软体开发环境,为Wave Computing设计团提供完整解决?方案,?大幅降低验证耗费的精?力?及成本. Wave Computing硬体?工程部?门副总裁Darran Jones表?示:「以16奈米制程的16,000 个资料流处理?单元(Dataflow Processing Elements (PEs))打造的尖端6.7 GHz DPU设计,需要?工程团全?心全意的投入.晶?心科技提供的解决?方案及相关软体,让系统控 制?子系统更?容易?整合进我们的系统晶片(SoC).」 晶?心科技技术长兼资深研发副总经理?苏泓萌博?士表?示:「Wave Computing为晶?心的 既有客?户,我们很?高兴Wave Computing能在领先业界的深度学习DPU设计中采?用晶 ?心科技的处理?器IP.晶?心科技的IP为Wave Computing提供完整解决?方案,可协助其 DPU管理?并执?行?各项系统硬体功能.?而基於Eclipse架构的AndeSight?整合软体开发 环境功能强?大,让Wave Computing能有效率地为其采?用的晶?心科技处理?器IP开发具 精简程式码及?高效能的深度学习应?用.」 ANDES e-Report Copyright(C)

2017 Andes Technology Corp. All Rights Reserved.

3 November

2017 倚强萍己途目萍己献 实现CPU最佳功效化解决方案 抢占物联网晶片市场 全球精品矽智财开发商倚强萍(M31 Technology)与亚洲第?一家授权32/64位元嵌入 处理?器核?心的供应商晶?心科技(Andes Technology)今?日共同宣布,晶?心科技的 AndesCore? N705 CPU经由采?用倚强萍级捞氐牡凸奈遣朴氲缭垂芾?套件 (Power Management Kit;

PMK), 已成功建立了?极低耗电的CPU实体设计,这将有助 於SoC设计公司进?行?物联?网与相关低功耗产品的晶片开发. AndesCore? N705是晶?心科技AndesCore?处理?器的系列?产品中?一款电路?精简、低功 耗的32位元处理?器核?心.基於AndeStar? V3m指令集以及?二级管线架构,它与市?面 上同为两?级管线产品相比在相同?工作频率时耗电量?不到六成、在相同功耗时运算效能 更?为两?倍以上.同时它也?支援如PowerBrake?及FlashFetch?等进阶电源管理?、效能 提升的附加功能. 本次倚强萍继峁┚?心科技N705 CPU实体设计的低功耗矽智财,包括以40奈米制程 技术开发的低功耗标准元件库 (Low Power Cell Library)与节能记忆体编译器 (Green Memory Compiler). 低功耗标准元件库 (Low Power Cell Library),包含M31标准元件库(Standard Cell Library),搭配特有的低耗电最佳设计套件 (Low Power Optimization Kit) 以及电源管 理?套件 (Power Management Kit). 节能记忆体编译器 (Green Memory Compiler),同时具有「双电压源(Dual-rail)记忆 体操作」,可协助客?户进?行?动态电压与频率调整(Dynamic Voltage Frequency Scaling;

DVFS);

以及「省电闸控制技术 (Power Gating)」,可随不同操作模式来?调 整晶片内部的静态功耗(Static Leakage Power Consumption). 晶?心科技技术长兼研发资深副总经理?苏泓萌博?士表?示:「AndesCore? N705的架构 设计特别注重如何以最?小的功耗提供最?高的效能,所以它特别适合於物联?网(IoT)、 ?生医、穿戴式及智慧家庭等的系统应?用晶片(SoC)中使?用.本次采?用倚强萍嫉牡凸 耗矽智财与电源管理?套件建立State Retention?工作模式后,静态功耗较Clock-gating ANDES e-Report Copyright(C)

2017 Andes Technology Corp. All Rights Reserved.

4 November

2017 模式降低了?50%以上,在实现Power-gating模式后,静态功耗?又相较State Retention 模式进?一步低了?超过75%.」 「这次之所以能达成如此显著超低功耗的处理?器实体设计,各种电源管理?模式、动态 电压与频率调整(DVFS)、低耗电元件库与节能记忆体、以及N705的?高效能、低功耗 架构技术等,每项都缺?一不可.未来?以电池供电的装置对於待机时间与?工作时间的要 求会越来?越严苛,所以我们也会持续在低功耗技术上密切合作,以提供业界更?多全?面 性的设计解决?方案.」 倚强萍几弊芫??石维强表?示:「倚强萍己?高兴与晶?心科技合作,提供晶片设计业 者另?一个选择.倚强萍伎⒌牡凸奈遣朴氲缭垂芾?套件(Power Management Kit;

PMK),无论是在动态功率与静态功耗产品设计上,皆能提供全?方位的解决?方案.其产品的低功耗特性特别适?用於IoT与穿戴式产品市场,将有助於增强客?户的竞 争?力?,甚?至超越原有效能,满?足业者在物联?网等应?用之全?面性的晶片设计需求, 达 到低功耗、低成本,与电源管理?的?目标.」 「未来?倚强萍冀中度敫飨钕冉瞥碳际醯奈遣瓶⒂胙橹?工作,为全球晶片 设计产业提供?高品质与独特的矽智财解决?方案,以满?足客?户在不同电压与不同功耗的 设计需求,帮助客?户缩短设计周期、降低制造成本、提?高产品竞争?力?,以掌握市场商 机.」 ANDES e-Report Copyright(C)

2017 Andes Technology Corp. All Rights Reserved.

5 关於倚强萍 (M31 Technology) 倚强萍汲闪㈧2011年?7?月,营运总部位於台湾新?竹,是专业的矽智财 (Silicon Intellectual Property)开发商.倚强萍加涤蟹浅＜崆康难蟹⒂敕 团,具备矽智财、积体电路?设计以及设计?自动化领域的资深?工作经验.主 要产品包括?高速介?面矽智财设计如USB、PCIe、MIPI、SATA等,以及基础矽 智财如元件库(cell library)设计,记忆体设计(memory design),和静电防护输 出入库(ESD/IO library).倚强萍嫉脑妇笆浅晌氲继宀底钪档眯爬档奈 智财公司. November

2017 AndesCore?超低功耗、高效能N705 CPU核心 获中颖电子新蓝牙低功耗晶片设计采用 功耗效率比竞争产品高42% 晶心科技N705备受青睐 AndeShape? Platform IP ?自主研发?小?面积、低功耗、?高效能之32/64位元嵌入式处 理?器核?心IP (Intellectual Property)的亚洲领导供应商晶?心科技(TWSE: 6533),宣布 中颖........