PDF《说明书》

说明书10003 2002.

8

1 混合晶向反型模式全包围栅 CMOS 场效应晶体管 技术领域 本发明涉及半导体制造技术领域,尤其涉及一种混合晶向的反型模式全包围栅 CMOS 场效 应晶体管. 背景技术 互补金属氧化物半导体(CMOS,Complementary Metal Oxide Semiconductor)器件是在 将N型金属氧化物半导体晶体管(NMOS)与P型金属氧化物半导体晶体管(PMOS)集成在同 一块硅片上的半导体器件.专利申请号为 200610028768.5 的中国专利公开了一种互补金属氧 化物半导体器件.图1为该专利公开的互补金属氧化物半导体器件结构示意图.如图

1 所示, 半导体衬底上形成有第一区域 310a、第二区域 310b 和隔离区 305.所述第一区域 310a 和第 二区域 310b 并排分布,栅极

340 贯穿所述第一区域 310a、隔离区

305 和第二区域 310b.在 所述栅极

340 两侧的第一区域 310a、第二区域 310b 中分别形成源极

320、350 和漏极

330、 360.所述栅极

340 的材料为金属或全金属硅化物,其宽度为 2-200nm,所述栅极

340 下面的 导电沟道宽度为 5-500nm. 该专利的有益效果在于: 在第一区域 310a 形成 PMOS, 第二区域 310b 形成 NMOS,所述 NMOS 和PMOS 并排分布,共用一个栅极,形成的 CMOS 呈方形分布,这种共栅 极的分布能够有效提高晶片面积利用率. 随着器件尺寸的不断缩小, CMOS 技术将常规平面 CMOS 器件沟道长度按比例继续缩小所面 临的日益严重的挑战是如何在控制器件漏电流(Ioff)的同时保持较高的电流驱动能力(Ion)并且 阈值电压有很好的稳定性.短沟道效应(SCE)成为所有常规平面 CMOS 器件按比例进一步缩小 所难以逾越的一道障碍, 它导致器件特性的退化, 为进一步缩小常规平面 CMOS 器件设置限制. 绝缘体上硅(SOI,Silicon On Insulator)是指以 工程化的 基板代替传统的体型衬底 硅的基板技术,这种基板通常由以下三层构成:薄的单晶硅顶层,在其上形成蚀刻电路;

相 当薄的埋层氧化层(BOX,buried oxide),即绝缘二氧化硅中间层;

非常厚的体型衬底硅衬 底层,其主要作用是为上面的两层提供机械支撑.由于 SOI 结构中氧化层把其上的硅膜层与 体型衬底硅衬底层分隔开来,因此大面积的 p-n 结将被介电隔离(dielectric isolation) 说明书10003 2002.8

2 取代.源极(source region)和漏极(drain region)向下延伸至埋层氧化层,有效减少了 漏电流和结电容.对于沟道长度以纳米为长度单位的器件来讲,主要由栅极电场来控制沟道 电导而不受漏极散射电场影响变得非常重要.对于 SOI 器件来讲, 不管是采用部分耗尽还是 全耗尽设计, 均可以通过减小硅的厚度改善上述问题.与常规平面 CMOS 器件相比, 基于沟道 反型工作模式的双栅或三栅鳍形场效应管具备很好的栅控制及按比例缩小能力, 可以作为

22 nm 及以下节点可供选择的器件.其中,反型模式场效应晶体管,其源区和漏区的杂质掺杂类 型与沟道杂质掺杂类型不同,导电载流子为少数载流子(少子),源区和漏区分别于沟道之 间存在 PN 结.此结构器件目前应用最为广泛. 另一方面, 在Si材料中, 空穴迁移率在 (110) Si衬底电流沿晶向流动与传统的 (100) Si 衬底相比增加一倍以上.而电子迁移率在(100)Si 衬底是最高的.为充分利用载流子迁 移率依赖于 Si 表面晶向的优势, IBM 公司的 Yang 等人开发出一种采用混合晶体取向 Si 衬底 制造 CMOS 电路的新技术.Yang M, leong M, Shi L 等人于