PDF《宽动态范围、高速、 数字控制VGA》

ADI中文版数据手册是英文版数据手册的译文,敬请谅解翻译中可能存在的语言组织或翻译错误,ADI不对翻译中存在的差异或由此产生的错误负责.

如需确认任何词语的准确性,请参考ADI提供 的最新英文版数据手册. 概述 ADL5202是一款数字控制、可变增益、宽带宽放大器,可 以提供精密增益控制、高输出IP3和低噪声系数.出色的 低失真性能和高信号带宽使之成为各种接收器应用的卓越 增益控制器件.ADL5202还内置低功耗模式选项,可降低 电源电流. 对于宽输入动态范围应用,ADL5202能以0.5 dB的分辨率提 供31.5 dB宽增益范围.增益可通过多种增益控制接口选项 进行调整:并行接口、串行外设接口或升/降接口. ADL5202集成专有失真消除技术,对于大多数增益设置, 它在接近200 MHz的频率时可实现优于50 dBm的输出IP3. 宽动态范围、高速、 数字控制VGA ADL5202 Rev. B Document Feedback Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibilityisassumedbyAnalogDevicesforitsuse,norforanyinfringementsofpatentsorother rightsofthirdpartiesthatmayresultfromitsuse.Speci cationssubjecttochangewithoutnotice.No licenseisgrantedbyimplicationor otherwiseunderanypatentorpatentrightsofAnalogDevices. Trademarksandregisteredtrademarksarethepropertyoftheirrespectiveowners. One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 ?2011C2013 Analog Devices, Inc. All rights reserved. Technical Support www.analog.com 功能框图 +20dB GND VPOS VINA+ VINAC 0dB TO 31.5dB 150? 150? 150? 150? SIDE A SPI WITH FA, PARALLEL WITH LATCH, UP/DN SIDE B SPI WITH FA, PARALLEL WITH LATCH, UP/DN VOUTA+ VOUTAC ADL5202 PM MODE0, MODE1 +20dB VINB+ VINBC VOUTB+ VOUTBC 0dB TO 31.5dB 09387-001 LOGIC LOGIC CONTROL CIRCUITRY PWUPA PWUPB 图1. 产品特性 两个独立的数字控制VGA 增益范围:?11.5 dB至+20 dB 0.5 dB步长:± 0.1 dB

150 Ω差分输入和输出 噪声系数:7.5 dB(最大增益时) OIP3:>

50 dBm (200 MHz) ?3 dB较高频率带宽:700 MHz 多种控制接口选项 并行6位控制接口(集成锁存器) 串行外设接口(SPI)(集成快速启动功能) 增益升/降模式 宽输入动态范围 低功耗模式选项 关断控制

5 V单电源供电 40引脚6 mm *

6 mm LFCSP封装 应用 差分ADC驱动器 高中频采样接收机 高输出功率中频放大 仪器仪表 ADL5202电源由PWUPx引脚的逻辑电平提供,在低功耗模 式下,其静态电流典型值为160 mA.当针对要求较高的应 用配置为高性能模式时,静态电流为210 mA.在省电模式 下,其功耗小于14 mA,可以提供出色的输入-输出隔离. 增益设置在关断模式下保持不变. ADL5202采用ADI公司的高速SiGe工艺制造,提供精密增 益调整功能、良好的失真性能和低相位误差.它采用紧凑 的散热增强型40引脚6 mm *

6 mm LFCSP封装,工作温度范 围为?40°C至+85°C. ADL5202 Rev. B | Page

2 of

32 目录 产品特性.1 应用.1 功能框图.1 概述.1 修订历史.2 技术规格.3 绝对最大额定值.5 ESD警告.5 引脚配置和功能描述.6 典型性能参数

8 性能特性和测试电路.15 工作原理.16 数字接口概述.16 并行数字接口.16 串行外设接口(SPI)16 修订历史 2013年9月―修订版A至修订版B 逻辑引脚绝对最大额定值从3.6 V改为?0.3 V至+3.6 V(任何时 刻都不可超过|VPOS ? 0.5 V|5 2012年12月―修订版0至修订版A 更改 布局考虑因素 部分.21 2011年10月―修订版0:初始版 增益升/降接口