编辑: 645135144 | 2016-05-09 |
1 1
4 256 2x TA3
8 -
1 O,VLO
20 引脚 MSP430G2313IPW20
16 TSSOP 封装20 引脚 MSP430G2313IN20
16 PDIP 封装
32 引脚 MSP430G2213IRHB32
24 QFN 封装
28 引脚 MSP430G2213IPW28
24 TSSOP 封装LF,DC
1 1
2 256 2x TA3
8 -
1 O,VLO
20 引脚 MSP430G2213IPW20
16 TSSOP 封装20 引脚 MSP430G2213IN20
16 PDIP 封装
32 引脚 MSP430G2113IRHB32
24 QFN 封装
28 引脚 MSP430G2113IPW28
24 TSSOP 封装LF,DC
1 1
1 256 2x TA3
8 -
1 O,VLO
20 引脚 MSP430G2113IPW20
16 TSSOP 封装20 引脚 MSP430G2113IN20
16 PDIP 封装 Copyright ? 2011C2012, Texas Instruments Incorporated
3 MSP430G2x53 MSP430G2x13 ZHCS178G CAPRIL 2011CREVISED AUGUST
2012 www.ti.com.cn 器 器件 件引 引出 出脚 脚配 配置 置, ,MSP430G2x13 和和MSP430G2x53, ,20 引 引脚 脚器 器件 件, ,TSSOP 和和PDIP 封 封装 装NOTE: ADC10 仅在 MSP430G2x53 器件上提供. NOTE: P3 端口上的下拉电阻器应通过设定 P3REN.x =
1 来启用. 器 器件 件引 引出 出脚 脚配 配置 置, ,MSP430G2x13 和和MSP430G2x
53、 、28 引 引脚 脚器 器件 件, ,TSSOP 封 封装 装NOTE: ADC10 仅在 MSP430G2x53 器件上提供.
4 Copyright ? 2011C2012, Texas Instruments Incorporated MSP430G2x53 MSP430G2x13 www.ti.com.cn ZHCS178G CAPRIL 2011CREVISED AUGUST
2012 器 器件 件引 引出 出脚 脚配 配置 置, ,MSP430G2x13 和和MSP430G2x
53、 、32 引 引脚 脚器 器件 件, ,QFN 封 封装 装NOTE: ADC10 仅在 MSP430G2x53 器件上提供. Copyright ? 2011C2012, Texas Instruments Incorporated
5 MSP430G2x53 MSP430G2x13 ZHCS178G CAPRIL 2011CREVISED AUGUST
2012 www.ti.com.cn 功 功能 能方 方框 框图 图, ,MSP430G2x53 NOTE: 仅28 引脚和
32 引脚器件具有 P3 端口. 功 功能 能方 方框 框图 图, ,MSP430G2x13 NOTE: 仅28 引脚和
32 引脚器件具有 P3 端口.
6 Copyright ? 2011C2012, Texas Instruments Incorporated MSP430G2x53 MSP430G2x13 www.ti.com.cn ZHCS178G CAPRIL 2011CREVISED AUGUST
2012 Table 2. 端 端子 子功 功能 能端端子 子编编号 号I/O 说 说明 明名名称 称PW20, , PW28 RHB32 N20 P1.0/ 通用型数字 I/O 引脚 TA0CLK/ Timer0_A,时钟信号 TACLK 输入 ACLK/
2 2
31 I/O ACLK 信号输出 A0 ADC10 模拟输入 A0(1) CA0 Comparator_A+,CA0 输入 P1.1/ 通用型数字 I/O 引脚 TA0.0/ Timer0_A,捕捉:CCI0A 输入,比较:Out0 输出 / BSL 发送 UCA0RXD/ USCI_A0 UART 模式:接收数据输入
3 3
1 I/O UCA0SOMI/ USCI_A0 SPI 模式:从器件数据输出/主器件数据输入 A1/ ADC10 模拟输入 A1(1) CA1 Comparator_A+,CA1 输入 P1.2/ 通用型数字 I/O 引脚 TA0.1/ Timer0_A,捕获:CCI1A 输入,比较:Out1 输出 UCA0TXD/ USCI_A0 UART 模式:发送数据输出
4 4
2 I/O UCA0SIMO/ USCI_A0 SPI 模式:从器件数据输入/主器件数据输出 A2/ ADC10 模拟输入 A2(1) CA2 Comparator_A+,CA2 输入 P1.3/ 通用型数字 I/O 引脚 ADC10CLK/ ADC10,转换时钟输出(1) A3/ ADC10 模拟输入 A3(1)
5 5
3 I/O VREF-/VEREF-/ ADC10 负基准电压 (1) CA3/ Comparator_A+,CA3 输入 CAOUT Comparator_A+,输出 P1.4/ 通用型数字 I/O 引脚 SMCLK/ SMCLK 信号输出 UCB0STE/ USCI_B0 从器件发送使能 UCA0CLK/ USCI_A0 时钟输入/输出
6 6
4 I/O A4/ ADC10 模拟输入 A4(1) VREF+/VEREF+/ ADC10 正基准电压(1) CA4/ Comparator_A+,CA4 输入 TCK JTAG 测试时钟,用于器件编程及测试的输入端子 P1.5/ 通用型数字 I/O 引脚 TA0.0/ Timer0_A,比较:Out0 输出 / BSL 接收 UCB0CLK/ USCI_B0 时钟输入/输出 UCA0STE........