PDF《电路笔记 CN-0371》

根据该电压即 可计算位置. LVDT的类型有很多,此外提取位置信息的方法也各不相 同.图1中的电路采用4线模式LVDT.将两个LVDT的次级 输出相连使其电压相反,从而执行减法.当LVDT核心位 于零点位置时,这两个次级端上的电压相等,两个绕组上 的电压差为零.随着核心从零点位置开始移动,次级绕组 上的电压差也随之增加.LVDT输出电压相位根据方向而 改变. 该电路的主时钟由AD7192 ADC产生.ADA2200接受主时 钟并产生其内部所有时钟,包括用作LVDT激励信号的参 考时钟.ADA2200上的时钟分频器配置为产生4.8 kHz激励 信号.ADG794将激励信号转换为精密±3.3 V方波信号,该+3.3 V来自于ADC电源电压.3.3 V电源也用作ADC基准电 压;

因此,激励信号与ADC基准电压之间的比例关系可以 改善电路的噪声性能和稳定性.系统的3.3 V电源由ADP151 低压差调节器提供;

后者由5 V电源驱动. LVDT次级绕组和ADA2200输入之间的耦合电路用来限制 信号带宽,并调节RCLK和ADA2200输入之间的相对相位. 该电路配置为具有最大正交(相位 = 90°)响应以及最小同相 (相位 = 0°)响应.这使得可以仅通过测量正交输出就能确定 位置,进而使ADA2200输出电压对电路中相位的变化不甚 敏感.LVDT的温度变化导致有效串联电阻和电感发生改 变,是相位变化的主要来源. ADA2200输出端的抗混叠滤波器保持ADC所支持的信号带 宽.AD7192内部数字滤波器的输出带宽约等于0.27乘以输 出数据速率.为了将输出带宽保持在4.8 kHz最大输出数据 速率,输出抗混叠滤波器的?3 dB转折频率可以设为2 kHz 左右.对于要求较低输出数据速率的系统,可相应降低抗 混叠滤波器的转折频率. 集成式同步解调器 ADA2200集成式同步解调器组成电路核心.它采用独特的 电荷共享技术来执行模拟域内的离散时间信号处理. ADA2200具有全差分信号路径.它由高阻抗输入缓冲器后 接一个固定低通滤波器(FIR抽取滤波器)、一个可编程IIR 滤波器、一个解调器和一个差分输出缓冲器组成.它的输 入和输出共模电压等于1.65 V(3.3 V电源电压的?). ADA2200接受来自AD7192 ADC的4.92 MHz时钟信号,然后 产生其内部所有时钟,以及用作LVDT激励信号的4.8 kHz参 考时钟.ADA2200集成可配置时钟分频器,可编程支持很 多不同的激励频率. CMOS开关 选择ADG794 CMOS开关是因为它具有低导通电阻、快速开 关时间、先开后合式开关动作以及低成本等特点. ADG794将ADA2200的低压CMOS电平RCLK输出转换为低 阻抗差分输出方波源,然后驱动LVDT.为使开关留有裕量 以便驱动正3.3 V信号,ADG794 VDD 输入采用5 V电源供电. LVDT 图1中的电路只需略作改动即可支持各种LVDT.Measurement Specialties, Inc. E-100 LVDT采用四线式模式,以便演示电路 的主要特点.E-100冲程范围为±2.54 mm,冲程端输出灵敏 度为240 mV/V,满量程范围最大线性度误差为±0.5%, 工 作频率范围为100Hz至10kHz.完整详情请参见E-SeriesLVDT 数据手册. ADA2200输入耦合网络 可调谐ADA2200输入耦合网络以支持不同的LVDT.LVDT 次级绕组电感和分流电容(C4)组成振荡电路.R4和R33电 阻降低了振荡电路的Q值,使该电路不易受LVDT绕组电感 和电阻的变化影响,但功耗有所上升.R34/C24和R35/C25 组成的RC滤波器对可降低信号带宽,同时提供调节电路相 对相位所需的额外自由度.ADA2200内部相位敏感检测器 (PSD)的最大输出发生在0°或180°相对相移处. CN-0371 Rev.