PDF《使用 Altera FPGA Soft-CDR 模式的》

2 中,红色的数字 ― 从'

1'

到'

4'

― 标出了不同的接口点.接口 '

1'

是通常是 SFP 模块上的交流耦合 (AC coupled),本身具有 0.01μF 的常用电容 值.接口 '

2'

至'

4'

可以是交流 (AC) 或直流 (DC) 耦合,取决于一个单独系统的 连接可行性. 本应用笔记中包括了 FPGA 的LVDS 差分 I/O 电参数以实现一个 SGMII 的 链接设计. 图1. 通用 SGMII 系统连接 SFP (optical) Optical cable

1000 Base-LX

1000 Base-SX Copper cable 10/1001000Base-T Copper cable 10/1001000Base-T AC coupled, 1.25 Gbps AC/DC coupled AC/DC coupled SFP (optical) SGMII SGMII SGMII Port

1 Port 16/24/32/48 Port

1 Port 16/24/32/48 PHY (interface device) Host Processor RJ45 Magnetics MAC PHY PHY 0.01uF SFP (copper) RJ45 Magnetics PHY 0.01uF 0.01uF 0.01uF SFP (copper) Backplane Driver AC Coupled AC/DC Coupled OR Slot Slot Slot Switch Typically

16 to

48 full duplex ports on a single Line Card LINE CARDS BACKPLANE CHASSIS Port

1 Port 16/24/32/48 RJ45 RJ45 PHY OR Magnetics Magnetics 使用 Altera FPGA 典型的 SGMII 接口

3 Altera 公司

2011 年1月使用 Altera FPGA Soft-CDR 模式的 SGMII 接口实现 图2显示了使用一个具有光 SFP 的Altera FPGA 的SGMII 连接. f 要了解关于 SFP 的详细信息,请参阅 Small Form- factor Pluggable (SFP) Transceiver MultiSource Agreement (MSA) 文档. Soft- CDR 连接钢缆 SFP 收发器 图3显示使用一个 Altera FPGA 连接到铜缆 SFP 模块的一个典型的 SGMII 系统连接. 这种情况下,PHY 器件是铜缆 SFP 模块的一部分,为了互通它重新分配数据的时间.在 这个连接中,图3中的接口 '

1'

通常是 SFP 模块上的交流耦合,本身具有 0.01μF 的常用电容值.在示例中,Altera FPGA 可用于提供 GbE PHY 的接口,可选主机处理 器,和背板驱动器. 与PHY 器件连接 ( 不带 SFP 模块 ) 通过一个 PHY 器件,FPGA 可以与 RJ45 连接.这个链接可为 AC/DC 耦合,如第

2 页图

1 所示. 图2. 使用一个具有光 SFP 的Altera FPGA 的SGMII 连接 SFP (optical) Optical cable 1000Base-LX

1000 Base-SX AC coupled, 1.25 Gbps link AC/DC coupled SFP (optical) Port

1 Port

1 Port 16/24/32/48 0.01uF 0.01uF Port 16/24/32/48 Host Processor Altera FPGA 0.01uF Backplane Driver Slot Slot Slot Switch Typically

16 to

48 full duplex ports on a single Line Card

1 1

2 2

3 3

4 4 LINE CARDS BACKPLANE CHASSIS 图3. 使用一个具有钢缆 SFP 的Altera FPGA GMII 连接 Copper cable 10/100/1000Base-T AC coupled, 1.25 Gbps SGMII link AC/DC coupled Port

1 Port 16/24/32/48 Host Processor Altera FPGA Backplane Driver Slot Slot Slot Switch Typically

16 to

48 full duplex ports on a single Line Card

1 1

2 2

3 3

4 4 Port

1 Port 16/24/32/48 RJ45 Magnetics PHY 0.01uF SFP (copper) RJ45 Magnetics PHY 0.01uF SFP (copper) LINE CARDS BACKPLANE CHASSIS

4 Soft- CDR 特性 使用 Altera FPGA Soft-CDR 模式的 SGMII 接口实现 Altera 公司

2011 年1月Soft- CDR 特性 Altera FPGA 具有内置串化器 / 解串器 (SERDES) 电路,支持高达 1.25 Gbps 数据速率 的高速 LVDS 接口.SERDES 电路是可配置的,来支持对 SGMII 接口的源同步和异步串行 数据通信. 器件系列支持三个接收器数据路径模式: 动态相位调整 (DPA) Non- DPA Soft- CDR 对于 SGMII 接口,您可以在接收数据路径中使用 soft- CDR 模式和 DPA 模式 ( 源同步模 式)实现数据的通信. 有三种典型 SGMII 系统的情况: 异步系统中的Soft- CDR 模式 ―从上游发射器没有伴随数据通道的源同步时钟. 上游 发射器和接收器节点使用两个不同源的参考时钟.这可能会导致在上游发射器和接 收器节点之间出现百万分之一 (ppm) 的差异.两个时钟源之间所允许的最大 ppm 差 异是 ±100 ppm.一般而言,一个异步系统........