PDF《TB9102FNG》

5 译文 内部保护电路 引脚编号 名称 内部保护电路

1 OC1 -

2 OC2 -

3 GNDC C 型4TEST1 A 型5SO A 型(用于 VCC)

6 SI A 型7CLK A 型8CSB A 型9MODE A 型10 SEL A 型11 VDD B 型12 VCC B 型13 GND C 型14 TEST2 A 型(用于 VCC)

15 TEST3 A 型16 GNDA C 型17 OA1 -

18 OA2 -

19 VMA B 型20 NC -

21 GNDB C 型22 OB1 -

23 OB2 -

24 VMBC B 型注1:VMA 和VMBC 采用内部短路. 注2:GNDA、GNDB、GNDC 和GND 采用内部短路. VDD or VCC C-Type ESD_ COM VMA (VMBC) VCC VDD ESD_COM VMA (VMBC) VCC VDD GNDA (GNDB,C) GND A-Type B-Type Bip Bip CMOS TB9102FNG 2014-1-14

6 译文 功能说明 TB9102FNG 是一颗包含输出驱动电路的电机控制器集成芯片,可直接用于控制车用小型有刷直流电 机.该芯片可用作

3 路H桥或

6 路半桥驱动.电机控制信号通过 SPI 接口从外部 MCU 输入.各种异 常检测输出信号包括过流检测信号、热关断检测信号、过压检测信号及 5V 欠压检测信号. (1)SPI接口控制 TB9102FNG 通过 SPI 接口由外部 MCU 控制电机.SPI 模式下输入的数据保存至

16 位移位寄存器, 与时钟(CLK)下降沿保持同步.数据从 SO 端输出,与CLK 上升沿保持同步. 详细信息如下所述. (1)-1. SPI 通信 CSB: L 信号从外部设备输入时,SPI通信启用, CLK 和 SI 输入信号可在内部读取,SPI状态寄 存器第15位数据从输出SO输出. (第1位是 位15 ) CSB 从 L 设置到 H 时,在上升沿从SI 输入的16位数据所在的SPI接收寄存器数据传输至内部SPI状态寄存器,第1至12位的每个数 据均以电机输出信号的形式从每个电机输出端输出. CSB 为 H 时, SO 为Hi-Z. CLK: CLK 是从外部主设备输入的SPI数据通信的时钟端.SPI数据从SO与CLK上升沿同步输出, 从SI与CLK下降沿同步读取. SI: SI 是从外部主设备输入的SPI通信的数据输入端.输入数据在 CLK 的下降沿上读取.因此, 集成电路在 CLK 上升沿更改SPI输入数据. SO : SO 是通过外部主设备读取的SPI数据通信的输出端. CSB 为 H , SO 为高阻抗 (Hi-Z) . CBS 为 L 时,内部SPI状态寄存器0-15位的数据与CLK输入时钟的上升沿同步输出.然后,数据在 CLK上升沿进行交换,最后从 SO 输出. SPI 数据位长度错误 MCU 通信错误导致输入数据长度不当(多于

17 位或少于

15 位)时,此时序此周期内所有数据均被 忽略. 发送和接收数据错误由主控端检测,如有必要,还需做适当处理. TB9102FNG 2014-1-14

7 译文 (1)-2. SPI 通信协议时序 (1)-3. SPI 通信时序图 (注)为方便进行说明,时序图可能会作简化处理.

15 14

13 12

11 10

9 8

7 6

5 4

3 2

1 0

15 14

13 12

11 10

9 8

7 6

5 4

3 2

1 0 CSB CLK SI SO When CSB is changed H to L, SPI Communication of TB9102FNG is enable ,read Input SI and CLK , and then outputs a predetermined data of SPI Status register from the output. (When CSB is H , SO is off (Hi-Z) After CSB being L , SPI input data from SI are read into internal sift register at CLK falling edge. Thus, it is required that SPI input data(Master device) are sent and changed at CLK rising edge. Hi-Z

15 14

13 15

14 13 Hi-Z Bit12~1: Motor status monitor bit in SPI Status register) After CSB being L , internal SPI Status register output 16bit data from SO at each CLK rising edge. Received data in the master, make sure you like reads on the falling edge of CLK. SPI 16bit data which are latched in sift register by CLK falling edge are sent to internal SPI Status Register at CSB rising edge, then these data output from each Motor control PIN OA1/2,OB1/2,OC1/2, then Motor start. MSB LSB CSB CLK SI SO 0.75*VDD 0.3*VDD 0.75*VDD 0.3*VDD 0.75*VDD 0.3*VDD 0.75*VDD 0.3*VDD t SOENA tclkh tclkl tDISU tDIHO tSODIS tlog OUT SO bit15 IN SI bit15 tlead tVASO CSB 从H转换至L时,TB9102FNG的SPI通信使能,读取 CLK 和 SI 输入,然后从输出端输出一个预先确定 的SPI状态寄存器数据( CSB 为 H 时,SO处于关闭状态(Hi-Z) . CSB 变为 L 之后,内部SPI状态寄存器在每个 CLK 上升沿从 SO 输出16位数据.主设备接收 数据,确定CLK下降沿上读取的数据. CSB 变为 L 之后,来自 SI 的SPI输入数据在 CLK 下降沿存入内部移位寄存器.此时需要在 CLK 上升沿发送并更改SPI输入数据(主设备) . 移位寄存器中在 CLK 下降沿保存的SPI 16位数据在 CSB 上升沿被发送至内部SPI状态寄存器;