PDF《TC358860XBG》

19 2016-05-16 译文 目标系统图和 TC358860XBG 方框图分别如图 1.1 和图 1.2 所示. EXTCLK DPAUX DPLN1 DSL0Clk DSL0Data0 DSL0Data3 DSL0Data2 DSL0Data1 SCL SDA DSL1Clk DSL1Data0 DSL1Data3 DSL1Data2 DSL1Data1 DPLN0 HPD INT DPLN3 DPLN2 eDP Rx DSI0 Tx DSI1 Tx TC3D8860XBG Spliter Video FiFo Video FiFo I2 C MasterC Slave ClkDen Register File Compres. Engine Compres. Engine MIPI DSI Panel Voltage Regulator 1.2V 1.1V 1.8V Application Processor 25,26.27a Iz Crystal aulti-Touch L2 C .acklight Control 图1.1 TC358860XBG系统应用图 EXTCLK DPAUX DPLN1 DSL0Clk DSL0Data0 DSL0Data3 DSL0Data2 DSL0Data1 SCL SDA DSL1Clk DSL1Data0 DSL1Data3 DSL1Data2 DSL1Data1 DPLN0 HPD INT DPLN3 DPLN2 eDP Rx DSI0 Tx DSI1 Tx TC3D8860XBG Spliter Video FiFo Video FiFo I2 C MasterC Slave ClkDen Register File Compres. Engine Compres. Engine 图1.2 TC358860XBG 方框图和功能 TC358860XBG 9/

19 2016-05-16 译文 2. 特征 TC358860XBG 遵循以下标准: ? MIPI Alliance 显示器串行接口规范 (DSI),版本 1.1, 2011.11.22 ? MIPI Alliance D-PHY 规范,版本 1.1,2011.11.07 ? VESA DisplayPort 标准,版本 1.2a,2012.05.23. ? VESA 嵌入式 DisplayPort 标准,版本 1.4 ,2013.02.28. eDP 接收器 ? 比特率 @ 1.62, 2.16, 2.7, 3.24, 4.32 或5. 4Gbps, 电压波动 @0.2 ~ 1. 2V, 预加重水平 @3.5dB. ? eDP 主链路上有

4 条通道可用,可在 1-、2-或4-通道配置下工作. ? 支持单数据流传输(SST),不支持多数据流传输(MST) ? 能够进行全速和快速链路调训 ? AUX 通道标称比特率为

1 Mbps. ? 所支持的视频输入数据格式:RGB666 和RGB888 ? 最大绝对像素率为 600Mpixel/s. ? 不支持 HDCP 加密,备用种子复位器(ASSR)用于内容保护. - 系统设计方可将 ASSR_Disable 引脚接地,从而防止 eDPTx(源设备)禁用 ASSR 模式TC358860XBG. - 换句话说,当ASSR_Disable 引脚接地之后,源设备无法将 eDP_CONFIGURATION_SET 寄存器(DPCD 地址 0010Ah,0)的ALTERNATE_SCRAMBER_RESET_ENABLE 数位清零. ? 不支持音频 SDP、多点触摸和背光 DPCD 寄存器. ? 支持

24、

25、26 和27 MHz 的REFCLK. DSI 发射机 ? DSI 链路可配置

4 条数据通道,其中,数据通道

0 支持双向传输.每条链路可单独用于 1-、 2-、3-或4-数据通道配置.每条通道的最大传输速度为 1.0 Gbps. ? 不支持深色,视频输入数据格式:RGB666 和RGB888 - TC358860XBG 施行抖动显示,使RGB888 视频流传送至 RGB666 显示板 - TC358860XBG 将RGB666 视频流 MSB 数位(RGB[5:0] ? {RGB[5:0],RGB[5:4]) 添 加到 RGB888 显示板 ? 不支持交错视频模式. ? 带左右分流的双链路:DSI0 传送左半部分 eDP Rx 视频流,DSI1 传送右半部分视频流. - DSI0 可以分配/编程至任一 DSITx 端口. - 每一半的最大长度限制在

2048 像素+32-像素重叠. - DSI0 与DSI1 之间的时滞(DSI1 延时写入 DSI0)可通过寄存器进行编程 ? 为eDP 主机/发射机提供路径,以控制 TC358860XBG 及其附属显示板. ? 内置彩条信号发生器验证双 DSI 链路不带 eDPRx 输入. ? 当eDPRx 端口持续收到视频流时,DSITx 在视频模式下工作. TC358860XBG 10/

19 2016-05-16 译文 视频功能 ? 压缩引擎:2:1 压缩 ? 东芝 Magic Square 算法 ? 条输出用于调试 I2 C 从属端口 ? 支持正常(100 kHz)、快速(400 kHz 或1MHz,如果 SysClk 在25 MHz 下工作)模式. ? 外部主 I2 C 能够访问内部 TC358860XBG 和DPCD 寄存器并读取/写入 DSI 显示板寄存器 (通过 DSI 链路). ? 支持地址自动增量. ? TC358860XBG 从端口地址为 0x68(二进制 1101_000x,其中,读取时 x = 1;

写入时 x = 0.引导期间,通过弱上拉至引脚 GPIO0,将从端口地址改为 0x0E(二进制 0001_110x). 电源 ? MIPI D-PHY 1.2V ? 内核,MIPI D-PHY 和eDP-PHY 1.1V ? eDP-PHY: 1.8V ? I/O: 1.8V 或3. 3V(所有 IO 引脚电源级别必须相同) ? HPD 输出引脚 1.8V 或3.3V 功耗(典型运行期间) ? 126mW - 条件:输入 5.4 Gbps eDP