编辑: 雨林姑娘 2019-07-01

20 % ―

30 %的工序 ,特别 是省略了腐蚀铝等难度较大的瓶颈工序. 另外 , 铜连线的布线层数目比铝连线少 ,对某些 IC 器件,铜连线的层数只有铝连线的一半[2 ] . 上述 两点都能明显降低铜连线 IC 的制造成本. 由于铜连线 IC 的速度、 功耗、 可靠性等性 能好、 成本低 ,许多大型集成电路制造工厂都开 展了 IC 铜连线开发项目. IBM 公司开发了 CMOS 7S 工艺 ,该工艺用六层铜连线 ,晶体管 的有 效沟道长度为0112 μm ( 版图上为012 μm) ,电源电压 118V ,集成度高达

200 万个 晶体管.

1998 年1月,IBM 已将 CMOS 7S 工艺 用于生产专用集成电路 ASIC. Motorola 公司的 开发项目与 IBM 相似 ,它的第一批产品是快速 静态随机存储器 SRAM. 铜连线降低了电容和信号串扰效应 ,若将 铜连线和低介电常数的绝缘材料相结合 ,这种 铜/ 低介电常数介质连线 ,速度将会更快 ,串扰 将会更小. TI 公司将低介电常数介质技术用于 铜连线工艺中[3 ] ,它最近耗资

115 亿美元建成 了新的中心进行铜/ 低介电常数介质连线技术 ・

5 6

3 ・

28 卷(1999 年)

6 期 的开发项目.

3 年前该公司就开始低介电常数 介质 ― ― ― 一种硅基介质的研究开发工作 ,早期 开发的介质称为 xerogel ,是一种多孔二氧化 硅 ,它的介电常数会随气孔率而变 ,用气孔率为

75 %、 介电常数为

118 的xerogel 制成铜/ xero2 gel 连线 ,电阻比铝/ 二氧化硅连线降低

30 % , 电容降低

14 %[1 ] . 近来 TI 公司又开发出称作 纳米玻璃的介质 ,它的介电常数能在

113 到215 之间变化. 这种低介电常数介质可用惯用 的自旋镀膜机镀到硅片上 ,然后烘干排除溶剂. 和xerogel 相比 ,它在几分钟内便可排除溶剂 , 而xerogel 需要数小时. 而且纳米玻璃温度稳定 性也比 xerogel 好 ,在

800 ℃下仍很稳定[3 ] . TI 公司研究了

013 μm 铜/ 纳米玻璃连线 IC ,和铝/ 二氧化硅连线 IC 相比 ,电阻相同时 ,电容下降

36 %;

电容相同时 ,电阻下降

46 %;

RC 性能几 乎提高

1 倍[3 ] .

3 铜连线制作工艺 综上所述 ,铜连线技术的优点是明显的 ,那 么为何铜连线技术迟到今天才开始用于 IC 生 产上呢 ? 原因很多 ,其中最主要的是铜和铝的 重大区别 :铜是快扩散物质 ,一旦进入器件的有 源区(晶体管的源/ 漏/ 栅区) ,器件就会失效. 这 就要求开发出全新工艺 ,保证铜连线和 IC 的其 他部分完全隔离. IBM 公司最先开发出双镶嵌 (dual dama2 scene) 工艺. 图1是由双镶嵌工艺实现的铜连 线结构 ,在半导体晶片上 ,依次是绝缘介质层、 阻挡铜扩散的钽/ 氮化钽阻挡层、 铜籽晶层、 填 充引线沟槽的电镀铜层. 图1铜连线结构[2] 图2是双镶嵌工艺的主要流程 : (1) 介质层 沉积 ;

(2) 接线 柱 光刻和反应离子腐蚀 ;

(3) 连 线光刻和反应离子腐蚀 ;

(4) 接线 柱 和连线沟 槽电镀铜填充 ;

(5) 金属化学 - 机械抛光 ;

最后 在抛光后的铜上覆盖一层氮化硅. 图2双镶嵌 IC 工艺[1] 图3是IBM 的CMOS 7S 工艺制作的六层 铜连线. 铜引线镶嵌工艺是在一种古老的技艺基础 上开发出来的. 在该技艺中 ,用金属填满从周围 材料中挖出的沟槽的办法来得到所需要的金属 线图案 ,在双镶嵌 IC 工艺中 ,用电镀铜填满在 绝缘介质中挖出的接线 柱 和连线沟槽 ,然后 进行化学 - 机械抛光使其高度平整. 可见铜淀 积是十分重要的. 现在有

下载(注:源文件不在本站服务器,都将跳转到源网站下载)
备用下载
发帖评论
相关话题
发布一个新话题