PDF《FT-2000A/2 高性能通用微处理器》

1 个DDR3 存储接口,频率 533MHz ? 集成

1 个X8 的PCIE2.0 接口,可以拆分成两个 X4 接口 ? 集成

2 个10/100/1000 自适应以太网接口(RGMII) ? 集成

1 个局部总线接口(LBC) ? 集成

1 个LPC 接口 ? 集成可编程中断控制器、I2C 接口、串口、SPI 和GPIO 接口等慢速接口 4) 工艺指标 ? SMIC40LL 工艺 ? FCBGA896 封装 5) 功耗指标 ? 单核典型功耗 2W ? 双核典型功耗 3W

4 电气特性 4.1 绝对最大额定值 表4-1 绝对最大额定值 参数 额定值 内核电压范围(VDD) -0.3V~1.8V GPIO IO 电压范围(POST_VDD) -0.3V~3.6V EFUSE 编程电源范围(EFUSE_AVDD) -0.3V~3.6V DDR IO 电压范围(VDDQ) -0.3V~1.8V PLL 模拟电压范围(PLL_AVDD) -0.3V~3.6V FT-2000A/2 硬件设计指导手册

3 PCIE PHY0 传输线电压范围(PAD_PEU_PHY_SDS_VPTX0) 0.3V~3.6V PCIE PHY1 传输线电压范围(PAD_PEU_PHY_SDS_VPTX1) -0.3V~3.6V PCIE PHY0 模拟和数字电压范围(PAD_PEU_PHY_SDS_VDDA0) -0.3V~3.6V PCIE PHY1 模拟和数字电压范围(PAD_PEU_PHY_SDS_VDDA1) -0.3V~3.6V PCIE 高电压范围(PAD_PEU_PHY_SDS_VDDHV0) -0.3V~3.6V DDR 电压范围(VREF) -0.3V~1.8V 贮存温度(Tstg) -65℃~150℃ 4.2 典型工作参数 表4-2 典型工作参数 参数 推荐值 内核电压范围(VDD) 1.1* (1± 5%)V GPIO IO 电压范围(POST_VDD) 2.5/3.3* (1± 5%)V EFUSE 编程电源范围(EFUSE_AVDD 2.5/3.3* (1± 5%)V DDR IO 电压范围(VDDQ) 1.5* (1± 5%)V PLL 模拟电压范围(PLL_AVDD) 1.1* (1± 5%)V PCIE PHY0 传输线电压范围(PAD_PEU_PHY_SDS_VPTX0) 1.1* (1± 5%)V PCIE PHY1 传输线电压范围(PAD_PEU_PHY_SDS_VPTX1) 1.1* (1± 5%)V PCIE PHY0 模拟和数字电压范围 (PAD_PEU_PHY_SDS_VDDA0) 1.1* (1± 5%)V PCIE PHY1 模拟和数字电压范围 (PAD_PEU_PHY_SDS_VDDA1) 1.1* (1± 5%)V PCIE 高电压范围(PAD_PEU_PHY_SDS_VDDHV0) 2.5* (1± 5%)V DDR 电压范围(VREF) 0.75* (1± 5%)V

5 封装数据 5.1 封装尺寸 器件采用

896 引出端塑料倒装焊球栅阵列(FC-PBGA)封装,外形尺寸按 GB/T

7092 的规定,芯片外壳封装尺寸如图 5-1 所示. FT-2000A/2 硬件设计指导手册

4 图5-1 外形尺寸 芯片外壳封装尺寸具体数据如表 5-1 所示. 表5-1 外形尺寸 符号名称 尺寸符号 最小/mm 公称/mm 最大/mm 总厚度 A 2.99 球高度 A1 0.3 0.5 0.7 外壳尺寸 D

31 E

31 球间距 e 1.00 5.2 引出端口排列 引出端排列应按错误!未找到引用源.引出端排列的规定,详见第

10 部分. FT-2000A/2 硬件设计指导手册

5 图5-2 引出端排列 表5-2 外形尺寸 引出端类型 数目 引出端类型分组 DDR

147 DDR 类 通用 IO

233 通用 IO 类PCIE

36 PCIE 类Power

126 P/G 类GND

354 引脚总数

896 - FT-2000A/2 硬件设计指导手册

6 6 CPU 接口 6.1 DDR 接口 6.1.1 接口说明 1) 工作频率: ? DDR3:533MHz 2) 峰值带宽: ? 8.528 GB/s (0.533x2x8) 3) DIMM: ?

72 bits (64 data +

8 ECC) ? 支持 UDIMM、RDIMM、SODIMM ? 支持 X8 模式,不支持 X4 颗粒 ? 单Rank 最大支持 8GB (不含 ECC) ? 最大支持

4 rank 6.1.2 硬件电路设计要求 6.1.2.1 电路设计要求 1. 信号 FT_MEM_PARITY_ERROR0 需接一个 4.7k 欧姆左右电阻上拉到 1.5V. 2. AC\DQ\DQS 信号按各自功能与对应的颗粒或接插件互连即可. 6.1.2.2 PCB 布线要求 1. DDR 走线分为微带线和带状线, 应该尽量保持同一内存通道都走微带线 或者都走带状线. 2. 一组 slice 内,保持同一层走线 3. 非差分线间距不小于 3H,H 为走线与参考平面的距离. 4. 设计阻抗要求如下: ? 单端线阻抗:45ohm(± 10%) ? 差分线阻抗:75 ohm(± 10%) FT-2000A/2 硬件设计指导手册