PDF《FT-2000A/2 高性能通用微处理器》

7 6.2 PCIE2.0 接口 6.2.1 接口说明 1. 支持 PCIE2.0 规范,兼容 PCIE1.0 规范;

2. 支持 Root Complex 和End Point 两种模式;

3. 共8lane,支持 X8 接口以及拆分成

2 个X4 接口;

4. 支持 Lane 翻转;

5. 两个 X4 接口支持 P2P;

6. 内部集成 DMA 引擎,两个通道. 6.2.2 硬件电路设计要求 电压标准如表 6-1 所示. 表6-1 电压标准 Power Supply Net name Value High-voltage supply Vph 3.3 V (+10%, -7%) / 2.5 V (+10%, -7%) at the macro pins with respect to gd Low-voltage supply Vp and Vptxn 1.1 V (+10%, -7%) at the macro pins with respect to gd 1. FT_PEU_PHY_RESREFx 引脚需用 200Ω 1% 100-ppm/C 电阻与地连接. 2. FT_PEU_TXPx 采用交流耦合,Ctx 电容容值 75-200nF 3. FT_PEU_PHY_REFCLKP/N 为100Mhz 差分时钟输入,建议采用专用时 钟芯片.片外输入 100MHz 参考差分时钟,........