PDF《计算机组成原理实验报告册》

0 0110

0 0

0 0

0110 0

0 1

0 右移

0110 0

0 1

0 4 实验现象分析: (1)直送是将输入端数据装入到移位寄存器,既不左移也不右移.除时钟信号以外, 装入还要使 SVce 为_______,相当于数据寄存器的 REGce. (2)左移和右移的时钟使能信号分别是_______和_在使用时 SVce、SLce、 SRce 最多只能有_____个同时有效. (3)本实验设计的移位寄存器是对移位寄存器_内部保存的数据/ 输入端数据)进行移位,这和常见的移位寄存器不同. 实验小结 请写出实验结果是否符合预期,实验过程是否出错(主客观),并提出你的问题,总结 你的收获.

5 实验 3.2 加减运算及特征标志 实验操作 1. 下载实验资源 在实验指导页面下载通用文件 DE2-115 工程模板 解压缩到 E 盘或 F 盘. 下载实验 3.2 的Verilog 版相关文件,解压缩到工程文件夹中.解压后的

2 个.v 的文件 是实验 3.2 的Verilog 源文件,分别为:实验电路顶层文件 Lab_Top.v、加法器 ADDER.v,其 中加法器代码不完整,需要同学们补充空缺部分.解压后的 lab2.vpl 和lab2.bmp 是留给实 验调试软件使用的虚拟面板构图文件. 2. 实验电路设计与下载 在工程文件夹 DE2-115 中双击工程文件 DE2_115_Lab.qpf 打开实验电路的 QuartusII 工程,将加法器 ADDER.v 设计代码补充完整. 程序清单 加法器 ……?

15 assign??S?

16 ? assign??Z?

17 ? assign??O?

18 ? assign??C?=?result[DATAWIDTH];

? ……? 点击工具栏中分析与综合(Start Analysis &

Synthesis)按钮,检查语法错误,参阅实验 指导书

第五章 5.1.1 设计流程的 分析综合 . 分析综合通过后,直接点击工具栏中的全编译(Start Compilation)按钮,自动完成分析 综合、布局布线、生成编程文件等整个过程,全编译完成后,点击工具栏中的编程按钮 (Programmer),将生成的实验电路文件 DE2_115_Lab.sof 下载到实验板. 3. 实验电路功能验证 点击桌面 计算机组成原理实验系统 图标,打开实验调试软件,选择逻辑部件实验类 型,在 虚拟实验板 菜单的面板构图选项下,浏览选择工程文件夹中的 lab2.vpl 文件,打 开本实验的虚拟面板,根据实验原理,控制虚拟面板的开关、按键,观察对应的指示灯,填 写实验结果记录和分析.

6 实验记录 1. 运算功能和控制信号 根据实验原理分析各种运算对应的控制信号,填入下表. 运算控制信号 运算指令 运算功能 M3 M2 M1 M0 ADD F=dst+src SUB F=dst-src ADDC F=dst+src+进位 SUBB F=dst-src-借位 INC F=dst+1 DEC F=dst-1 无F=dst 2. 数据传送 设置 M3~M0 实现数据传送,使加法器的输出 F=A.下表中双线左侧是输入信号,右 侧是输出信号.按照表中给出的输入数据,通过拨动开关送给 FPGA 实验电路;

将相关指示 灯的结果,填入表格右部栏目. dst src Ci M3~M0 B C0 F 实验现象分析 ①

1010 1111 ― ② ― 如果改变 src 的值,对B和C0 的值_______(有/没有)影响. 要将 dst 输入端的数据送到加法器的 F 输出端,需要使 M3~M0=这时 B=___、 C0=_____,因此 F = A. 3. 加法运算结果的特征标志 设置 M3~M0 为加法运算,按下表步骤操作,观察加法运算的结果,填入下表,并写出 计算数和结果的真值. FLAG 运算数和运算结果的真值 dst src Ci M3~M0 F S Z O C 视为无符号数 视为补码 ①

1000 0001 ―

1001 1

0 0

0 8+1=9 (8)+1=7 ②

1101 1100 ― ③

0100 0010 ― ④

0000 0000 ― ⑤

1111 0001 ― ⑥