PPT《第五章 存储器层次结构》

第五章 存储器层次结构 CPU回顾:

第五章 存储器层次结构 5.

1 引言 一. 存储器的两大功能:

1、 存储(写入Write)

2、 取出(读出Read)二. 三个主要性能指标:

1、容量

2、速度

3、价格 5.1 引言 三.存储器分类(1)内存(Memory)主要存放CPU当前使用的程序和数据 (2)辅存 (外存) 存放大量的后备程序和数据. 速度较慢 容量大 (3)高速缓存(Cache) 存放CPU在当前一小段时间内多次使用的程序和数据. 速度很快 容量小 速度快 容量有限 5.1 引言 四.提高存储性能的基本思路:利用局部性原理构建存储器层次结构 局部性原理 时间局部性:如果某个数据项被访问,那么在不久的将来它可能再次被访问.空间局部性:如果某个数据项被访问,与它地址相邻的数据项可能很快也被访问.存储器层次结构 一种由多存储器层次组成的结构,存储器容量和访问时间随着离处理器距离的增加而增加. 5.1 引言 存储器层次的基本结构 处理器 存储器 存储器 存储器 速度 价格(美元/位) 容量 当前技术 最快 最慢 最小 最大 最高 最低 Cache(SRAM) 内存(DRAM) 磁盘/闪存 5.1 引言 三级存储体系结构 高速缓存 ― 内存 ― 外存内存-外存层次目的:增大容量构成虚拟存储器Cache-内存层次目的:提高速度构成主存储器 CPU Cache 主存 命中 不命中 5.1 引言 相关概念:命中率:在高层存储器中找到目标数据的存储访问比例.缺失率(失效率):在高层存储器中没有找到目标数据的存储访问比例.命中时间:访问高层存储器所需要的时间,包括判断是否命中所需时间.缺失代价(开销):将相应的块从低层存储器替换到高层存储器所需的时间.平均访存时间(AMAT) AMAT=命中时间+缺失率 x 缺失代价 5.2 存储器技术 一. SRAM(Static RAM)技术利用双稳态触发器存储信息每个基本存储单元由6-8个晶体管组成 5.2 存储器技术 一. SRAM(Static RAM)技术组织成存储阵列结构,采用随机存取方式,因此对任何数据访问时间都是固定的.速度快只需最小功率即可保持电荷,无需刷新价格贵主要用于二级Cache 5.2 存储器技术 二. DRAM(Dynamic RAM)技术依靠电容存储电荷的原理存储信息写字线(wordline)设为高电平,设置位线(bitline)为高(写"1"),或为低(写"0") 读位线先预充电(在高低电平之间),字线设为高电平,Sense Amp根据位线电位的变化,读1/0. Word Line Bit Line C Sense Amp ... 5.2 存储器技术 二. DRAM(Dynamic RAM)技术DRAM 逻辑组织(64 Mibit) Column Decoder Sense Amps & I/O Memory Array (16,384*16,384) A0…A13 … Address buffer

14 Data in D Q Word Line Storage Cell Data out Row Decoder … Bit Line 5.2 存储器技术 二. DRAM(Dynamic RAM)技术速度低于SRAM价格低于SRAM需要刷新DRAM是依靠电容上存储电荷来暂存信息.平时无电源供电,时间一长电容上存储的电荷会逐渐泄露.需定期向电容补充电荷,以保持信息不变,即为刷新.按行刷新用作内存 5.2 存储器技术 三. 闪存是一种电可擦除可编程只读存储器(EEPROM) 具有非易失性,可以在线擦除和重写集成度高、高可靠性、抗振动单位价格在DRAM和磁盘之间 5.2 存储器技术 四. 磁盘存储器利用磁层上不同方向的磁化区域表示信息.容量大,记录信息可以长期保存,具有非易失性.非破坏性读出,记录介质可以重复使用顺序存取方式,速度慢 5.3 数据校验方法 数据校验的实现原理: 数据校验码是在合法的数据编码之间,加进一些额外的编码,使合法的数据编码出现错误时成为非法编码. 这样就可以通过检测编码的合法性达到发现错误的目的.码距(汉明距离):码距指任何一种编码的任两组二进制代码中,其对应位置的代码最少有几个二进制位不相同. 5.3 数据校验方法 一. 奇偶校验1)奇偶校验码:它是在被传送的n位信息组上, 加上一个二进制位作为校验位,使配置后的n+1位二进制代码中1的个数为奇数( 奇校验)或偶数(偶校验).例:数据奇校验编码偶校验编码0000000000000000100000000001110101011101010011101011其中,最后一位为校验位,其余八位为数据位.2)码距=?