PPT《计算机组成与结构》

计算机组成与结构 大连理工大学软件学院 嵌入式系统工程系 赖晓晨far.

[email protected]

第四章 主存储器 4.1 存储器概述4.2 主存储器4.3 随机读写存储器4.4 DRAM的研制与发展4.5 非易失半导体存储器4.6 存储器与CPU连接 4.7 多体交叉存储器 4.1 存储器概述 存储器分类 按存储介质分按存储方式分 按存储器读写功能分 按信息的可保存性分 半导体存储器磁表面存储器 随机存储器顺序存储器 只读存储器(ROM) 随机读写存储器(RAM) 非永久记忆的存储器永久记忆性存储器 计算机系统中的记忆设备,用来存放程序和数据. 按在计算机系统中的作用分 主存储器、辅助存储器、高速缓冲存储器等 容量大位成本低 存放系统程序和大型数据文件及数据库 外存辅存 外存储器辅助存储器 速度较快容量不大 存放计算机运行期间的大量程序和数据 主存内存 主存储器 速度快,容量小 高速存取指令和数据 Cache 高速缓冲存储器 特点用途简称 名称Cache 主存辅存存储器系统的层次结构 4.2 主存储器 主存储器处于全机中心地位计算机正在执行的程序和数据均存放在存储器中.CPU直接从存储器取指令或存取数据.采用直接存储器存取(DMA)技术和输入输出通道技术,在存储器与输入输出系统之间直接传送数据.共享存储器的多处理机,利用存储器存放共享数据,并实现处理机之间的通信. 主存储器分类RAM ( Random Access Memory ) 随机存储器ROM ( Read Only Memory ) 只读存储器PROM ( Programmable ROM ) 可编程序的只读存储器EPROM ( Erasable PROM ) 可擦除可编程序只读存储器E2PROM ( Electrically EPROM ) 可用电擦除的可编程只读存储器快擦写读写存储器(flash memory) 主存储器的技术指标 b/sB/s 数据传输速率技术指标 单位时间里存储器所存取的信息量 存储器带宽 ns 主存的速度 连续启动两次操作所需间隔的最小时间 存储周期 ns 主存的速度 启动到完成一次存储器操作所经历的时间 存取时间 WB 存储空间大小 在一个存储器中可以容纳的存储单元总数 存储容量 单位表现含义指标存储字、字长、字节、最大寻址空间、机器位数 主存储器的基本操作 AR DR CPU 主存存储器 AB DB CB Read ready 读操作 主存储器的基本操作 AR DR CPU 主存存储器 AB DB CB Write ready 写操作 4.3 随机读写存储器 随机存储器(RAM )特点 快、小;

断电信息消失分类 静态存储器 (SRAM) 双稳态触发器,功耗大,体积大,速度快 动态存储器(DRAM) MOS电容存储电荷,集成度高,低功耗,大容量存储器应用 cache,计算机主存储器 1. 静态存储器 ( SRAM )的存储单元 基本存储元 MOS (Metal Oxide Semi-conductor)管工作原理 栅极高电平,源漏极导通 栅极低电平,源漏极截止 NMOS反相器 漏极Drain 源极Source 栅极Gate vcc output input T1 T2 六管SRAM 存储元 互锁的触发器保持 字线低. T5,T6止T1,T2中状态保持写操作 字线高;

T5,T6开写0― 位线1高,位线2低 A高B低;

T2通T1止写1― 位线1低,位线2高 A低B高;

T1通T2止读操作 字线高,T5,T6开读0―位线2有负脉冲 读1―位线1有负脉冲 栅极 漏极 源极 GND A B 0状态-T2通T1止,A高B低;

1状态-T1通T2止,A低B高.SRAM的状态就是B点的状态 2.存储器的组成存储体地址译码器驱动器I/O电路控制信号 WE片选 CS 16*1b SRAM 结构图 2.存储器的组成存储体地址译码器驱动器I/O电路控制信号 WE片选 CS 16*1b SRAM 结构图 思考:地址译码为何要区分x移码器和y译码器 SRAM存储器芯片 1K*1b SRAM 存储器的开关特性 地址读数时间taAdr:Cs为0时,从地址建立开始,到得到读出数据所需的时间 读:根据地址和片选信号建立时间的不同,有两种读数时间.1. 片选先建立 存储器的开关特性 读:根据地址和片选信号建立时间的不同,有两种读数时间.2.地址先建立 地址对片选的建立时间:为了能在cs负跳变到达后按地址读出数据,地址的变化应提前在cs负跳变前到达.所需提前的最短时间间隔. 片选读时间:从cs负跳变开始,到读出数据所需的时间 片禁止到输出的传输延迟:从cs正跳变到达至输出变为1所需的时间. 存储器的开关特性 写:写操作要求的各种时序关系 地址对写允许的建立时间 地址对写允许的保持时间 片选对写控制的建立时间 片选对写控制的保持时间 输入数据对写允许的建立时间 数据对写允许的保持时间 最小写允许宽度 4Kb SRAM 存储器容量4Kb4096b=64*64b=212双译码器 地址码12b 思考:4k个存储单元需要多少条地址线? 4Kb SRAM 存储器容量4Kb4096b=64*64b=212双译码器 地址码12b 4k*8b SRAM