PDF《亚太地区半导体产业》

分析师声明及重要披露事项请参见附录 A.

元大与其研究报告所载之公司行号可能於目前或未来有业务往来,投资人应t解本公司可能因此有利益冲突而影响本报告之客观 性.投资人於做出投资决策时,应仅将本报告视为其中一项考量因素.本报告原系以英文做成,并翻译为中文.若投资人对於中文 译文之内容正确性有任何疑问,请参考原始英文版. 图1:报告内文个股资讯 公司 代码 评等 目标价 台积电

2330 TT 买进 NT$176 Samsung Electronics

005930 KS 买进 KRW1,570k SEMCO

009150 KS 持有 KRW60k 资料来源:元大投顾 亚太地区半导体产业 InFO C 新一代 IC 封装技术 技术演进:前后段制程之间的分野已渐趋模糊.就某种程度而言,此 系与「超越摩尔定律」(More than Moore)概念相呼应,因为仅仰赖 前段技术制程升级求取更佳效能与成本已愈形困难.扇出型晶圆级封 装(FOWLP),亦即台积电提出的整合型扇出 (InFO) 封装技术并非新的 概念,但台积电是首家进行量产及商品化的晶片制造商. InFO 之优点:简言之,采用 FOWLP 技术可享有 I/O 数较高、成本较 低、晶片封装体积较小/较薄、散热与电路效能较佳、相容性高等效 益.本中心分析结果显示,FOWLP 相较於 FCBGA,可节省至少 20% 之成本. 产业动态及相关评析:值得注意的是,Yole 在仅仅数个月中将其对 FOWLP 市场的相关预估大幅上修(应当是反映台积电/Apple 在即将投 产的

16 奈米 A10 晶片之合作关系).台积电已展现其在此领域的领导 地位,而其他晶圆代工及委外封测(OSAT) 业者将试图迎头赶上.此外,IC 基板厂商每年可能会有数亿美元的损失.最后亦相当重要的 是,我们估计每片 InFO 晶圆的平均售价约在 1,000 美元左右 (亦即台 积电年底前 A10 晶圆出货量可能达

10 万片之多). 未来发展蓝图:除了 Apple 以外,其他智慧型手机晶片厂商将可能跟 进采用 FOWLP 技术,而结合台积电的

16 奈米 FFC(Compact) 与InFO 制程,对於成本较敏感之中阶手机将会是较佳的解决方案.另外,台积电已针对不同封装尺寸与应用建立完整的 InFO 制程方案.当然,台积电长期而言不太可能独占市场,但其他业者能否在

2017 年 上半年前(即在 Apple

10 奈米 A11 晶片亮相前)觅得可行的解决方 案,且更重要的是亦能同时达到最佳生产良率,尚有待观察. 产业概况更新 台湾:半导体

2016 年4月12 日 元大首选: ? 台积电已展现其领导地位,而其他 晶圆代工及委外封测(OSAT) 业者 将试图迎头赶上.此外,IC 基板厂 商每年可能会有数亿美元的损失. 资讯更新: ? 扇出型晶圆级封装(FOWLP), 亦即台积电提出的整合型扇出 (InFO) 封装技术,被视为用以 提升效能、撙节成本的新一代 IC 封装技术. 产业观点: ? 由於仅仰赖前段技术制程升级 求取更佳效能与成本已愈形困 难,新封装技术 (InFO、 CoWoS 等)的重要性可能更甚 以往. 报告分析师: 张 家麒 CFA 合格证券投资分析人员 +886

2 3518

7907 [email protected] 以下研究人员对本报告有重大贡献: 林 志钧 +886

2 3518

7916 [email protected] 谢 F +886

2 3518

7910 [email protected] http://research.yuanta.com Bloomberg code: YUTA 台湾:半导体 2016-04-12 亚太地区半导体产业 第3页,共39 页InFO C 新一代 IC 封装技术 先进封装技术才能成就高效能 随著应用处理器及基频晶片等高阶晶片的效能与功能要求逐渐提高,晶片的 I/O 数也迅速增加,以便在各种晶片与元件之间传输愈来愈多电子讯号 (参见图 2). 为容纳极高密度 I/O,必须缩减晶片内 I/O 间的距离 (参见图 3).在市场追求更 轻薄行动装置 (包括智慧型手机、穿戴式产品) 的趋势带动下,晶片封装厚度也 成为业者考量的因素之一.举例而言,第一代 iPhone 的厚度为 11.6 厘米,而 最新的 iPhone 6S 厚度则仅 7.1 厘米.最后同样重要的是,成本也是带动产业 创新的另一项重要因素,因此近几年才出现系统级封装 (SiP)、2.5D IC 与3D IC 等概念. 图2:iPhone 6S 的应用处理器与其他晶片 资料来源:Chipworks I/O 数的增加需要更先进的晶 片封装技术才能达成. 为增加更多功能,应用处 理器必须连接多种晶片 台湾:半导体 2016-04-12 亚太地区半导体产业 第4页,共39 页图3:晶片所需 I/O 数增加 资料来源:元大投顾 封装技术的演进 目前主流封装技术可分为数种.初期晶片系以陶瓷构装为主,透过焊线连接,以金、银或铜焊线焊接晶片及构装外的电路.而后为提高量产的可行性,晶片与导 线架 (下方附有接脚的金属框架) 均封装於同一塑胶构装内,但接脚则在构装 外.晶片与导线架仍透过焊线连接,导线架下方的接脚则是连接印刷电路板 (PCB) 的媒介.业界已针对不同需求研发出多种封装技术,目前这些技术仍用於 微控制器 (MCU)、分离式元件、微机电系统 (MEMS)、LED 等应用 (参见图 4). 图4:导线架封装 资料来源:元大投顾 然而,有限的接脚数导致无法满足较高密度 I/O 的需求.因此,出现以 IC 基板 配合球闸阵列封装技术的方式以达到此需求.这种封装技术将晶片放置在 IC 基 板上,运用焊线连接基板的内建金属线路,再利用基板下方的金属球将基板与印 刷电路板连结 (此即为球闸阵列封装). 目前主流封装技术包括:导 线架封装、球闸阵列封装 (BGA)、覆晶球闸阵列封装 (FCBGA) 等. 导线架 - 接脚:180 效能较低 散热较差 封装尺寸:13x13 厘米 FCBGA 接脚:961 效能中等 散热中等 Wire bond BGA 接脚:196 效能较低 散热中等 FOWLP 接脚:1400 效能较高 散热较佳 更便宜 更轻薄 更迅速 更多 I/O 数 散热较佳 焊线 导线架 晶粒 塑胶外壳 台湾:半导体 2016-04-12 亚太地区半导体产业 第5页,共39 页 随著技术演进,覆晶技术取代了焊线,利用锡球取代金属线以达到更高的 I/O 密度(参见图 5).两者结合成为覆晶球闸阵列封装,其电路效能与散热效果较佳, 用於 CPU、GPU、应用处理器、基频晶片等高阶 IC.虽然封装技术大幅进步, 但因采用 IC 基板,因此仍难降低成本、厚度及封装面积.尤其在需要高 I/O 数时,成本及封装尺寸增加的影响便十分显著.这项缺点是行动与物联网应用的重 要考量因素,尤其是在业者追求效能、成本与封装尺寸的平衡时更是如此. 图5:焊线球闸阵列封装 (WBBGA) 与覆晶球闸阵列封装 (FCBGA) 技术 资料来源:元大投顾 为解决成本较高及封装尺寸较厚的问题,Infineon 於2008 年推出扇出型晶圆 级封装 (FOWLP),此为一「不需基板」的封装技术 (参见图 6),但Infineon 称 其为嵌入式晶圆级球闸阵列 (eWLB),此技术不仅能降低成本与厚度,也达到高 整合性;