编辑: 丑伊 | 2018-05-22 |
1, 2019-03-27 版权所有?2019 广东高云半导体科技股份有限公司 未经本公司书面许可,任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全 部,并不得以任何形式传播. 免责声明 本文档并未授予任何知识产权的许可,并未以明示或暗示,或以禁止发言或其它方式授予任 何知识产权许可.除高云半导体在其产品的销售条款和条件中声明的责任之外,高云半导体 概不承担任何法律或非法律责任.高云半导体对高云半导体产品的销售和/或使用不作任何 明示或暗示的担保,包括对产品的特定用途适用性、适销性或对任何专利权、版权或其它知 识产权的侵权责任等,均不作担保.高云半导体对文档中包含的文字、图片及其它内容的准 确性和完整性不承担任何法律或非法律责任,高云半导体保留修改文档中任何内容的权利, 恕不另行通知.高云半导体不承诺对这些文档进行适时的更新. 版本信息 日期 版本 说明 2016/10/21 1.00 初始版本. 2016/12/28 1.01 更新管脚分布示意图. 2017/05/24 1.02 ? 添加 LQ176 封装的信息;
? 修改其他封装的管脚数错误;
? 在管脚类型中增加真 LVDS 数量;
? 增加复用管脚说明;
? 将VCCPLLR0/1 和VCCPLLL0/1 拆分. 2017/09/13 1.03 ? 修改 LQ176 封装的信息;
? 修改 LQ144 封装的尺寸;
? 更改专用引脚和复用引脚的表示方式. 2017/12/04 1.04 ? 增加最大用户 I/O 信息说明;
? 更新多功能管脚定义:GCLK[n]_[x] / RPLL_[n]_fb / RPLL_[n]_in. 2018/04/03 1.05 增加关于最大用户 I/O 信息说明. 2018/05/11 1.06 MODE 管脚可以复用为 GPIO,修改用户 IO 信息. 2018/08/30 1.07 QN88 和LQ144 的VCCX、VCCO7 相连. 2018/11/12 1.08 ? 在表 2-1 添加 LVDS 对数;
? 添加 PSRAM 的封装信息. 2019/01/10 1.09 更新管脚分布示意图和 IO BANK 说明. 2019/03/27 1.1 新增 EQ176 封装. 目录 UG229-1.1 i 目录 目录 i 图目录.iii 表目录.iv
1 关于本手册.1 1.1 手册内容.1 1.2 适用产品.1 1.3 相关文档.1 1.4 术语、缩略语
1 1.5 技术支持与反馈.2
2 概述.3 2.1 无铅封装.3 2.2 封装和最大用户 I/O 信息、LVDS 对数.3 2.3 电源管脚.4 2.4 管脚数目.4 2.5 管脚定义说明
6 2.6 I/O BANK 说明
8 3 管脚分布示意图.10 3.1 GW2AR-18 器件管脚分布示意图.11 3.1.1 QN88 管脚分布示意图(内嵌 SDRAM)11 3.1.2 QN88 管脚分布示意图(内嵌 PSRAM)12 3.1.3 LQ144/EQ144 管脚分布示意图(内嵌 SDRAM)13 3.1.4 EQ144 管脚分布示意图(内嵌 PSRAM)14 3.1.5 LQ176/EQ176 管脚分布示意图(内嵌 SDRAM)15
4 封装尺寸
17 4.1 封装尺寸 QN88 Package Outline (10mm x 10mm)18 4.2 封装尺寸 LQ144Package Outline (22mm x 22mm)19 4.3 封装尺寸 EQ144Package Outline (22mm x 22mm)20 4.4 封装尺寸 EQ176 Package Outline (22mm x 22mm)21 目录 UG229-1.1 ii 4.5 封装尺寸 LQ176 Package Outline (22mm x 22mm)22 图目录 UG229-1.1 iii 图目录 图2-1 GW2AR 系列 FPGA 产品 I/O BANK 整体示意图.8 图3-1 GW2AR-18 器件 QN88 封装管脚分布示意图(内嵌 SDRAM)11 图3-2 GW2AR-18 器件 QN88 封装管脚分布示意图(内嵌 PSRAM)12 图3-3 GW2AR-18 器件 LQ144/EQ144 封装管脚分布示意图(内嵌 SDRAM)13 图3-4 GW2AR-18 器件 EQ144 封装管脚分布示意图(内嵌 PSRAM)14 图3-5 GW2AR-18 器件 LQ176/EQ176 封装管脚分布示意图(内嵌 SDRAM)15 图4-1 封装尺寸 QN88.18 图4-2 封装尺寸 LQ144
19 图4-3 封装尺寸 EQ144.20 图4-4 封装尺寸 EQ176.21 图4-5 封装尺寸 LQ176