PDF《ARTIX-7 FPGA 开发平台》

五、 50M 有源晶振 开发板上提供一个 Sitime 公司的 50M 有源晶振给 FPGA 作为系统时钟输入. 晶振 输出连接到 FPGA 的全局时钟(GCLK Pin Y18),这个 GCLK 可以用来驱动 FPGA 内的 用户逻辑电路,用户可以通过配置 FPGA 内部的 PLL 和MMCM 来实现更高的时钟. AX7035 Datasheet

10 /

39 Http://www.alinx.com.cn 图5-1 50M 有源晶振 图5-2 为有源晶振实物图 图4.2 50M 有源晶振实物图 时钟引脚分配: 引脚名称 FPGA 引脚 FPGA_GCLK1 V10

六、 DDR3 AX7035 板上配有一个 Micron(美光)的2Gbit(256MB)的DDR3 芯片,型号为 MT41J128M16HA-125.DDR 的总线宽度共为 16bit.DDR3 SDRAM 的最高运行时 钟速度可达 400MHz(数据速率 800Mbps).该DDR3 存储系统直接连接到了 FPGA 的BANK

34 的存储器接口上.DDR3 SDRAM 的具体配置如下表 6-1 所示. 表6-1 DDR3 SDRAM 配置 位号 芯片类型 容量 厂家 AX7035 Datasheet

11 /

39 Http://www.alinx.com.cn U4 MT41J128M16HA-125 128M x 16bit micron DDR3 的硬件设计需要严格考虑信号完整性,我们在电路设计和 PCB 设计的时候 已经充分考虑了匹配电阻/终端电阻,走线阻抗控制,走线等长控制, 保证 DDR3 的高 速稳定的工作. DDR3 DRAM 的硬件连接示意图如图 6-1 所示: 图6-1 DDR3 DRAM原理图示意图 图6-2 为DDR3 DRAM 实物图 图6-2 DDR3 DRAM实物图 DDR3 DRAM 引脚分配: 信号名称 FPGA 引脚名 FPGA 管脚号 DDR3_LDQS_P IO_L9P_T1_DQS_34 Y3 AX7035 Datasheet

12 /

39 Http://www.alinx.com.cn DDR3_LDQS_N IO_L9N_T1_DQS_34 AA3 DDR3_UDQS_P IO_L3P_T0_DQS_34 R3 DDR3_UDQS_N IO_L3N_T0_DQS_34 R2 DDR3_DQ[0] IO_L12P_T1_MRCC_34 V4 DDR3_DQ [1] IO_L8N_T1_34 AB2 DDR3_DQ [2] IO_L8P_T1_34 AB3 DDR3_DQ [3] IO_L7P_T1_34 AA1 DDR3_DQ [4] IO_L10P_T1_34 AA5 DDR3_DQ [5] IO_L11P_T1_SRCC_34 Y4 DDR3_DQ [6] IO_L10N_T1_34 AB5 DDR3_DQ [7] IO_L11N_T1_SRCC_34 AA4 DDR3_DQ [8] IO_L2N_T0_34 V2 DDR3_DQ [9] IO_L5N_T0_34 Y1 DDR3_DQ [10] IO_L1N_T0_34 U1 DDR3_DQ [11] IO_L4N_T0_34 Y2 DDR3_DQ [12] IO_L1P_T0_34 T1 DDR3_DQ [13] IO_L5P_T0_34 W1 DDR3_DQ [14] IO_L2P_T0_34 U2 DDR3_DQ [15] IO_L6P_T0_34 U3 DDR3_LDM IO_L7N_T1_34 AB1 DDR3_UDM IO_L4P_T0_34 W2 DDR3_A[0] IO_L22P_T3_34 AA8 DDR3_A[1] O_L14N_T2_SRCC_34 U5 DDR3_A[2] IO_L24N_T3_34 Y9 DDR3_A[3] IO_L23P_T3_34 Y8 DDR3_A[4] IO_L16N_T2_34 V5 DDR3_A[5] IO_L19N_T3_VREF_34 W7 DDR3_A[6] IO_L16P_T2_34 U6 DDR3_A[7] IO_L19P_T3_34 V7 DDR3_A[8] IO_L14P_T2_SRCC_34 T5 DDR3_A[9] O_L24P_T3_34 W9 AX7035 Datasheet

13 /

39 Http://www.alinx.com.cn DDR3_A[10] IO_L18N_T2_34 AA6 DDR3_A[11] IO_L17N_T2_34 T6 DDR3_A[12] IO_L18P_T2_34 Y6 DDR3_A[13] IO_L17P_T2_34 R6 DDR3_BA[0] IO_L22N_T3_34 AB8 DDR3_BA[1] IO_L15N_T2_DQS_34 W5 DDR3_BA[2] IO_L23N_T3_34 Y7 DDR3_S0 IO_25_34 U7 DDR3_RAS IO_L20P_T3_34 AB7 DDR3_CAS IO_L13N_T2_MRCC_34 T4 DDR3_WE IO_L15P_T2_DQS_34 W6 DDR3_ODT IO_L20N_T3_34 AB6 DDR3_RESET IO_0_34 T3 DDR3_CLK_P IO_L21P_T3_DQS_34 V9 DDR3_CLK_N IO_L21N_T3_DQS_34 V8 DDR3_CKE IO_L13P_T2_MRCC_34 R4

七、 QSPI Flash 开发板上使用了一片 128Mbit 大小的 QSPI FLASH 芯片,型号为 N25Q128,它 使用 3.3V CMOS 电压标准.由于它的非易失特性,在使用中, QSPI FLASH 可以作 为FPGA 系统的启动镜像.这些镜像主要包括 FPGA 的bit 文件、 软核的应用程序代 码以及其它的用户数据文件. QSPI FLASH的具体型号和相关参数见下表 位号 芯片类型 容量 厂家 U8 N25Q128 128M Bit Numonyx 表7-1 QSPI Flash的型号和参数 QSPI FLASH 连接到 FPGA 芯片的 BANK0 和BANK14 的专用管脚上,其中时钟 管脚连接到 BANK0 的CCLK0 上,其它数据和片选信号分别连接到 BANK14 的D00~D03 和FCS 管脚上.图7-1 为QSPI Flash 在硬件连接示意图. AX7035 Datasheet