PDF《ARTIX-7 FPGA 开发平台》

14 /

39 Http://www.alinx.com.cn 图7-1 QSPI Flash连接示意图 配置芯片引脚分配: 信号名称 FPGA 引脚名 FPGA 管脚号 QSPI_CLK CCLK_0 L12 QSPI_CS IO_L6P_T0_FCS_B_14 T19 QSPI_DQ0 IO_L1P_T0_D00_MOSI_14 P22 QSPI_DQ1 IO_L1N_T0_D01_DIN_14 R22 QSPI_DQ2 IO_L2P_T0_D02_14 P21 QSPI_DQ3 IO_L2N_T0_D03_14 R21 图7-2 为开发板上 QSPI Flash 的实物图 图7-2 QSPI FLASH 部分实物图 AX7035 Datasheet

15 /

39 Http://www.alinx.com.cn

八、 千兆以太网接口 AX7035 开发板上通过一片 Micrel 公司的 KSZ9031RNX 以太网 PHY 芯片为用户 提供网络通信服务.以太网 PHY 芯片是连接到 ARTIX7 FPGA 的IO 接口上. KSZ9031RNX 芯片支持 10/100/1000 Mbps 网络传输速率, 通过 RGMII 接口跟 FPGA 进行数据通信. KSZ9031RNX 支持MDI/MDX 自适应, 各种速度自适应, Master/Slave 自适应,支持 MDIO 总线进行 PHY 的寄存器管理. KSZ9031RNX 上电会检测一些特定的 IO 的电平状态,从而确定自己的工作模式. 表8-1 描述了 GPHY 芯片上电之后的默认设定信息. 配置 Pin 脚 说明 配置值 PHYAD[2:0] MDIO/MDC 模式的PHY地址PHY Address 为001 CLK125_EN 使能 125Mhz 时钟输出选择 使能 LED_MODE LED 灯模式配置 单个 LED 灯模式 MODE0~MODE3 链路自适应和全双工配置 10/100/1000 自适应, 兼容 全双工、半双工 表8-1 PHY 芯片默认配置值 当网络连接到千兆以太网时, FPGA 和PHY 芯片 KSZ9031RNX 的数据传输时通过 RGMII 总线通信,传输时钟为 125Mhz,数据在时钟的上升沿和下降样采样. 当网络连接到百兆以太网时, FPGA 和PHY 芯片 KSZ9031RNX 的数据传输时通过 RMII 总线通信,传输时钟为 25Mhz.数据在时钟的上升沿和下降样采样. 图8-1 为FPGA 与以太网 PHY 芯片连接示意图: AX7035 Datasheet

16 /

39 Http://www.alinx.com.cn 图8-1 FPGA 与PHY 芯片连接示意图 图8-2 为以太网 PHY 芯片的实物图 、 图8-2 以太网 PHY 芯片实物图 以太网 PHY 的FPGA 引脚分配如下: 信号名称 FPGA 引脚号 备注 E1_GTXC L14 RGMII 发送时钟 E1_TXD0 J21 发送数据 bit0 E1_TXD1 M20 发送数据 bit1 E1_TXD2 L18 发送数据 bit2 E1_TXD3 L20 发送数据 bit3 AX7035 Datasheet

17 /

39 Http://www.alinx.com.cn E1_TXEN L19 发送使能信号 E1_RXC K18 RGMII 接收时钟 E1_RXD0 K19 接收数据 Bit0 E1_RXD1 M15 接收数据 Bit1 E1_RXD2 J17 接收数据 Bit2 E1_RXD3 J20 接收数据 Bit3 E1_RXDV M........